Элемент памяти

 

Изобретение относится к области микроэлектроники и предназначено для использования в больших интегральных схемах динамических запоминающих устройств с произвольной выборкой. Целью изобретения является повышение помехоустойчивости элемента памяти. Поставленная цель достигается введением дополнительного ключевого элемента . При подключении элемента памяти к шинам записи-считывания паразитные емкости их оказываются включенными последовательно, и эквивалентная емкость нагрузки .для элемента памяти уменьшается вдвое. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„.,SU„„l275544

yD 4 4 11 С 11/40

Ю

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И )ТНРЫТИЙ (21) 3823786/24-24 (22) 14. 12. 84 (46) 07. 12.86-. Бк1п. Р 45 (72) В.И.Соломоненко, А.С.Лушников и Ю.В.Минков (53) 681 . 327. 66 (088. 8) (56) АЧК MOS Dynamic Random-Access

Memory. — IEEE Journa f of So fid5tate Cirenits, ч. Sc-8, N 5, October 1973, р.294, Fig 3.

A256K bit Dynamic RAM. — IEEE ,Journaf of So (id-State Cirenits, v. Sc-15, И 5, 1980, р.872-874, Fig. 2, поз. 2. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к области микроэлектроники и предназначено для использования в больших интегральных схемах динамических запоминающих устройств с произвольной выборкой.

Целью изобретения является повышение помехоустойчивости элемента памяти.

Поставленная цель достигается введением дополнительного ключевого элемента. При подключении элемента памяти к шинам записи-считывания паразитные емкости их оказываются включенными последовательно, и эквивалентная емкость нагрузки,для элемента памяти уменьшается вдвое. 1 ил. с

06 илий

Составитель I0.Швалев

Редактор Л.Гратилло Техред П.Олейник Корректор А.Обручар

Заказ 6569/46 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная,4

Изобретение относится к области микроэлектроники и предназначено для использования в больших интегральных схемах (БИС) динамических запоминающих устройств с произвольной выборкой (ЗУПВ).

На чертеже представлено предлагаемое устройство.

Элемент памяти содержит ключевой транзистор 1, сток которого является входом 2 элемента памяти, накопительный конденсатор 3, дополнительный ключевой транзистор 4, сток которого является выходом 5 элемента памяти, затворы транзисторов 1 и 4 являются входом 6 выборки элемента памяти. Пунктиром обозначены паразитные емкости шин записи — считывания (не указаны), к которым элемент памяти подключен через вход и выход.

Так как элемент памяти подключен дифференциально к двум шинам записи считывания, то это дает возможность, включив усилитель считывания между этими шинами, получить полный дифференциальный сигнал обеих полярностей а не разность рабочего и опорного сигналов аналогично известному уст1275544 2 ройству. Это позволяет при прочих равных условиях уменьшить емкость, а следовательно, площадь конденсатора 3 вдвое. Кроме того, как видно из схемы, паразитные емкости шин записи — считывания оказываются включенными последовательно и эквивалентная емкость нагрузки для элемента уменьшается вдвое.

1а формулаизобретения

Элемент памяти, содержащий ключевой транзистор, сток которого является входом элемента памяти, накопительный конденсатор, одна обкладка которого соединена с истоком ключевого транзистора, затвор которого является входом выборки элемента памяти, отличающийся тем, что, с целью повышения помехоустойчивости, в него введен дополнительный ключевой транзистор, исток которого соединен с другой обкладкой на2 копительного конденсатора, затвор— с затвором основного ключевого транзистора, а сток является выходом элемента памяти.