Устройство для проверки логических микросхем

 

Изобретение-относится к контрольно-измерительной технике. Целью изобретения является повышение достоверности проверки микросхем за счет сохранения точности контроля при увеличении количества выводов контролируемой микросхемы. В устройство , содержащее аналоговые

СО)ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1

1 )) 4 G 01 R 31/28

)ОСУДИ ственный комитет сссР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ю..1 (. (2) ) 3884557/24-21 (22) 17.04.85 .(46) 23.01..87. Бюл, Н- 3 (72) А.В,Александров, В.А.Кизуб и В.А.Ордынец (53) 621.317 (088 ° 8) (56) Авторское свидетельство СССР

Р 924595, кл. G Ol R 19/165, 1980.

Авторское свидетельство СССР

Р 868606, кл. С 01 R 19/145, 1980, (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ЛОГИЧЕСКИХ МИКРОСХЕМ (57) Изобретение относится к контрольно-измерительной технике, Целью изобретения является повышение достоверности проверки микросхем за счет сохранения точности контроля при увеличении количества выводов контролируемой микросхемы, В устройство, содержащее аналоговые

l 2854 мультиплексоры 2,8, счетчик 9, компаратор 10, генератор 1, для достижения цели введены формирователи импульсов 3,4, инвертор 6, счетчик

12, элементы 2ИЛИ-НЕ 15 16, источник

5 опорных напряжений, источник 21 напряжения смещения, резисторы 13-1.

13-и, светодиоды 14-1,...,14-и, блок 11 памяти, Введен блок 7 определения состояния входа (ОСВ)>ко!

3 торый содержит элемент ЗИЛИ 17, резистор 18, компаратор 19, триггер

20, Блок ОСВ 7 производит оценку состояния подключенного входа и выдает на неинвертирующий вход компаратора

10 сигнал, значение которого зависит от произведенной оценки и от уровней сигналов, поступивших на входы блока 1 з,п, ф-лы, 2 ил.

Изобретение относится к контрольно-измерительной технике и предназначено для проверки логических микросхем.

Цель изобретения — повышение достоверности проверки микросхем за счет сохранения точности контроля при увеличении количества выводов контролируемой микросхемы.

На фиг.! приведена функциональная схема предлагаемого устройства; на фиг,2 — функциональная схема блока памяти.

Устройство содержит генератор 1, первый аналоговый мультиплексор 2, первый 3 и второй 4 формирователи импульсов, источник 5 опорных напряжений, инвертор 6, блок 7 определения состояния входа (блок ОСВ), второй аналоговый мультиплексор 8, первый счетчик 9, компаратор 10, блок 11 памяти, второй счетчик 12, резисторы 13-1, 13-2...,, 13-и, светодиоды 14-1, 14-2...,14-и, пер-. вый 15 и второй !6 элементы 2ИЛИ-НЕ, элемент ЗИЛИ 17, резистор 18, компаратор. 18, триггер 20, источник 21 напряжения смещения.

Блок 1! памяти содержит триггеры

22-1, 22-2,...,22-и, инверторы 23-1, 23-2,...,23-и, демультиплексор 24, Выход генератора 1 соединен с входом первого формирователя 3 импульсов, выход которого соединен с тактовым входом блока ll памяти, через второй формирователь 4 импульсов вторым входом блока 7 ОСВ и через инвертор 6 — с входом первого счетчика 9, выход первого счетчика 9 соеди1 а нен с входом управления первого аналогового мультиплексора 2 и адресным входом блока 11 памяти, выход переноса первого счетчика 9 соединен с входом второго счетчика 12, 5 первый выход которого соединен с первым входом первого элемента 2ИЛИ-НЕ

15, второй выход с первым входом второго элемента 2ИЛИ-НЕ 16, а третий с вторыми входами первого и второго элементов 2ИЛИ-НЕ 15 и 16, Выходы первого 15 и второго 16 элементов

Ф

2ИЛИ-НЕ соединены соответственно с управляющим входом второго аналогового мультиплексора 8 и с первым входом блока 7, выход первого аналогового мультиплексора 2 соединен с первым входом компаратора 10 и с выходом блока 7, первый, второй,..., и-й входы первого аналдгового мультиплексора 2 соединены с первым, вторым...,, и-м вхо! ами устройства, второй вход компаратора 10 соединен с выходом второго аналогового мультиплексора 8, первый и второй входы которого соединены соответственно с первым и вторым выходом источника 5 опорных напряжений, выход компаратора 10 соединен с информационным вхо30 дом блока ll памяти, выходы которого подключены через последовательно сЬединенные резисторы 13-1, 13-2,..., 13-и-й и светодиоды 14-1,14т2,..., l4-и-й с выходом источника 21 напряжения смещения ° Первый и второй вхо35 ды блока 7 являются соответственно вторым и третьим входами элемента

ЗИЛИ 17 третий вход которого соединен с входом сброса триггера 20, выход элемента ЗИЛИ 17 соединен с первым входом компаратора 19 и через

3 128 резистор 18 с его вторым входом и с выходом блока 7, выход компаратора

19 соединен с входом синхронизации триггера 20, третий вход которого оединен с выходом источника 21 а выход — с первым входом элемента

ЗИЛЙ 17, Информационный вход блока 11 памяти (фиг.2) соединен с информационными входами триггеров 22-1,22-2,, °,, 22-п выходы которых соединены с входами соответствующих инверторов

23-1,22-2,...,23-п тактовый вход и адресный вход блока 11 памяти являются соответственно информационным входом и входными разрядами управления демультиплексора 24, первый, второй...,, n-й выходы которого соединены с соответствующими входами синхронизации триггеров 22-1, 22-2,...,22-п, выходы инверторов

23-1, 23-2,...,23-п являются соответственно первым, вторым...,n-u выходами блока 11.

Устройство работает следующим образом, Аналоговый мультиплексор 2 подключает циклически с частотой mxn Гц первый, второй,... n-й входы устройства к инвертирующему входу компаратора IO, где m — коэффициент деления счетчика 12.

Блок 7 ОСВ производит оценку состояния Подключенного входа и выдает .на неинвертирующий вход компаратора

10 сигнал, значение ко@срого зависит от произведенной оценки и от уровней сигналов, поступивших на ..входы блока, Возможны следующие состояния входа устройства и процессы, протекающие в блоке 7 ОСВ:

I, Отсутствует электрический контакт между входом устройства и выводом проверяемой схемы, При подключении очередного лхода триггер 20 устанавливается в состояние логического "0" (стирается информация о состоянии предыдущего входа) положительным импульсом, поступающим на его вход сброса, По этому же импульсу и при наличии сигнала логического "0" на втором входе выход элемента ЗИЛИ .17 подключает резистор 18 к плюсу источ,. ника 21 напряжения питания.;

Падение напряжения, возникающее на резисторе 18 за счет входного

5413 4 тока компаратора 10, недостаточно . для переключения компаратора 19, поэтому на его выходе логический уровень не изменится, Состояние триггера 20 также не изменится, на его выходе останется логический «О," который не влияет на работу,элемента ЗИЛИ 17, При наличии сигнала логической

f0 "1" на втором входе элемента.ЗИЛИ 17 его выход подключает резистор 18 к плюсу источника 21 на время действия логической «1".

2. Вход устройства имеет электрический контакт с выводом проверяемой микросхемы, который соединен с открытым коллектором, В данном случае в блоке 7 ОСВ

20 протекают процессы, аналогичные описанным в п,l за исключением того, что падение напряжения, возникающее на резисторое 18 за счет суммы входного тока компаратора 10 и тока коллекто25 ра, достаточно для переключения компаратора 19 °

На выходе компаратора 19 формируется короткий отрицательный импульс .

J по фронту которого триггер 20 уста30 навливается в состояние логичес, кой «1tt

По уровню логической "1" иа первом входе элемента ЗИЛИ 17 его выход под35 ключает резистор 18 к плюсу источника 21 до момента подключения следующего входа устройства.

3, Вход устройства имеет электрический контакт с выводом проверяе40 мой микросхемы, который не соединен с открытым коллектором и на котором имеется проверяемый уровень напря жения.

В данном случае высокоомный вы45 ход блока 7 ОСВ шунтируется низким выходным сопротивлением проверяемой микросхемы и не оказывает влияния на работу остальной части устройства, Аналоговый мультиплексор 8 под50 ключает инвертирующий вход компаратора 10 к первому или второму выходу источника опорных напряжений по управляющему сигналу логической «1" или логического «О«. Источник 5 опор55 ных напряжений выдает на первом и втором выходах напряжения U и U

on ott ° соответствующие нижнему и верхнему

,допустимым уровням логической "1" я

I логического «О«.

12854) 3

Управляющий сигнал представляет собой пачки импульсов, частота следования которых, например, равна.

m/16 Гц, а частота следования импульсов в пачке m/2 Гц.

Компаратор 10 сравнивает величины входного и опорного напряжений и формирует уровень логической "!" (логического "0"), если величина входного напряжения больше (меньше) величины опорного.

Демультиплексор 24 блока 11 циклически подключает тактовые входы триггеров 22-1,22-2...,,22-п к выходу формирователя 3 импульсов по логическим сигналам, подаваемым на входные разряды управления.

Запись информации с информационного входа блока 11 в триггеры 22-1, 22-2...,22-п-й производится цикли" чески по фронту импульсов, поступающих с выхода формирователя 3 импульсов.

Инверторы 23-1,23-2,...,23-п-й, включенные на выходах соответствующих г

1.. триггеров 22" 1,22-2,...,22-n-ro, являются усилителями мощности.

Уровень логической "1" на выходах триггеров 22-1,22-2,...,22-п-го вызывает ток через соответствующие резисторы 13-1,13-2...,,13-п-й и светодиоды 14-1,14-2...,,14-п-й, который и обуславливает свечение последних, 10

20

45 дами второго счетчика, вход которого соединен с выходом переноса первого счетчика, а третий и второй выходы соединены также с первым и, вторым входами второго элемента

5р 2ИЛИ-НЕ соответственно, выход которого соединен с первым входом блока определения состояния входа, второй вход которого соединен с выходом второго формирователя импульсов,, 55 а выход — с выходом первого аналогового мультиплексора, каждый из 1, ...,и выходов блока памяти через последовательно соединенные соответ" ствующие резистор и светодиод сое

Б течение одного периода изменения величины опорного напряжения в пачке аналоговый мультиплексор 2 дважды опрашивает входы устройства.

При этом состояния светодиодов 14-1, 14"2,...,14-n-ro однозначно указывают уровни на соответствующих выводах

1.,2,...,r.--ro проверяемой микросхемы или на отсутствие электрического контакта между выводами и входом устройства следующим образом: при

U „U „светодиоды постоянно светятся, что указывает на уровень логической "1" на входе; при И „ < 13, „.светодиоды не светятся, что указывает на уровень логического "0" на входе; при U „ < U „ (U „ светодиоды будут выдавать пачки световых импульсов, закон изменения которых соответствует закону изменения управляющего сигнала аналогового мультиплексора

8; при отсутствии электрического контакта светодиоды будут выдавать пачки световых импульсов, закон иэменення которых соотРетстну т за r!cry изменения сигнала на Jte pFIBM н ходе блока 7 О(. Б, Формула изобретения

I. Устройство для проверки логических микросхем, содержащее два аналоговых мультиплексора, причем

1, ° ...п входы первого аналогового мультиплексора соединены с входами устройства, первый счетчик, выход которого подключен к управляющему входу первого аналогового мультиплексора, компаратор, первый вход которого соединен с выходом первого аналогового мультиплексора, и генератор, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности проверки микросхем, в него введены два формирователя импульсов, инвертор, второй счетчик, два элемента 2ИЛИ-НЕ, источник опорных напряжений, источник напряжения смещения, блок памяти, п резисторов и и светодиодов и блок определения состояния входа, причем выход генератора через первый формирователь импульсов соединен с входом инвер тора, выход которого соединен с входом первого счетчика, с входом второго формирователя импульсов и тактовым входом блока памяти, информационный вход которого соединен с выходом компаратора, второй вход которого соединен с выходом второго аналогового мультиплексора, первый и второй входы которого соединены соответственно с первым и вторым выходами источника опорных напряжений, а управляющий вход — с выходом первого элемента 2ИЛИ-НЕ, первый и второй входы которого соединены соответственно с первым и вторым выхо1285413

Фиг.2

Составитель В, Савинов

Редактор С.Пекарь Техред М.Ходанич Корректор В.Бутяга

Заказ 7640/48 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушекая наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная,4 динены с выходом источника напряжения смещения и с третьим входом блока определения состояния, а адресный вход блока памяти соединен с выходом первого счетчика. 5

2. Устройство по п,1, о т л и ч аю щ е е с я тем, что, блок определения состояния содержит компаратор, элемент 3ИЛИ, триггер и резистор, f0 причем выход триггера соединен с первым входом элемента ЗИЛИ, второй вход которого соединен с первым входом блока, а третий вход - с входом сброса триггера и с вторым вхо" дом блока, третий вход которого соединен с информационным входом триггера, вход синхронизации которого соединен с выходом компаратора, первый вход которого соединен с выходом элемента ЗИЛИ и первым выводом резистора, второй вьцод которого соединен с вторым входом компаратора и выкодом блока,