Устройство для контроля блоков постоянной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре для проверки блоков постоянной памяти, а также в устройствах автоматики и вычисли . тельной техники для их нрофи. 1актическо1Ч) контроля. Цель изобретения иовыпкчшс точности контроля. УсТрСМК ТВО С(1, генератор 1 сигналов, счетчики 2 1. элементы И 5, формироватс.п О адресных сигналов, триггер 7, э.чемогг ИЛИ ill- 8, элемент 9 задержки, норо1Ч)вые элеме1ггы 1 1, коммутаторы 12 и 16, сигнатурный анализатор 13. При работе устройство наряду с формированием сигнатуры поочередно д.чя каждой из микросхем блока 34 ностояиной памяти формирует сигнатуры д.1И каждого выхода блока 34, иснравность или неисправность которых определяется разде;Н)НО, что обеспечивает лока. шзапию неисправного выхода, т. е. увеличиваются точност) и глубина контроля. 1 ил. (О (Л Оо о го ОО ю со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 G 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTÎPCHGIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3879691)24-24 (22) 02.04.85 (46) 07.04.87. Бюл. № 13 (72) М. А. Дорошкевич (53) 681. 327 (088. 8) (56) Патент США № 3976864, кл. 235--!53, опублик. !974.

Авторское свидетельство СССР

¹ 868843, кл. G 1 1 С 29/00, 1976. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислитель1гой технике и может быть использовано в контрольно-испытательной аппаратуре для проверки блоков постоянной памяти, а также в устройствах автоматики и вычисли.Я0» 1302323 А1 тельной техники для их профил1)ктическог1) контроля. Цель изобретения ноныIII(11ис точности KOHTI)01я. УсTI)I)III. TIIO i ñ) 1L ржи", генератор 1 сигналов, счсз 1ики 2 !. ).1с— менты И 5, формирователи 6 1)др) сны; сигналов, триггер 7, элемент ИЛИ 111 . элемент 9 задержки, пороговые элементы 11, коммутаторы 2 и 16, сиги«гурпый «н«.IIIзатор 13. При работе устройство 111)ðÿëó с формированием сигнатуры поочсрсдн1) для каждой из микросхем блока 34 постоянной памяти формирует сигнатурь1 для каждого выхода блока 34, исправность илп неисправность которых определяется р««дел)но, что обесп1. IIII)«< I лок 1,111:1;11Н1к) 11с11снр;11)ного выхода, т. е. увеличив«ются точносгь и глубина контроля. ил.

1302323

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре для проверки блоков постоянной памяти, а также в устройствах автоматики и вычислительной техники для их профилактического контроля.

Цель изобретения — повышение точности контроля.

На чертеже приведена функциональная схема устройства.

Устройство содержит генератор 1 сигналов, первый 2, второй 3 и третий 4 счетчики, элементы И 5, формирователи 6 адресных сигналов, триггер 7, элемент

ИЛИ вЂ” НЕ 8, элемент 9 задержки, ключ О, пороговые элементы 11, первый коммутатор 12, сигнатурный анализатор 13, шину 14 нулевого потенциала, а также переключатель 15, второй коммутатор 16, содержащий в свою очередь первый 17, второй 18, третий 19, четвертый 20 и пятый 2! элементы 2 — 2И вЂ” 2ИЛ И и имеющий входы

22 28 и выходы 29 — 33. К входам и выходам устройства подключается контролируемый блок 34 постоянной памяти.

Устройство работает следующим образом.

При подаче на вход 22 коммутатора 16 через переключатель 15 уровня нулевого потенциала на вход счетчика 2 подаются сигналы генератора 1, на вход счетчика 3— сигналы переполнения счетчика 2, на вход счетчика 4 — сигналы с инверсного выхода триггера 7, на установочный вход триггера

7 — сигналы переполнения счетчика 3, на вход элемента ИЛИ вЂ” HE 8 — сигналы переполнения счетчика 4, и устройство работает в режиме измерения суммарной сигнатуры для каждой микросхемы блока 34 памяти. В исходном состоянии счетчики

2 — -4, триггер 7 и анализатор 13 сброшены (цепи сброса и пуска не показаны).

Гlри запуске устройства генератор! начинает генерировать импульсы, которые стробируют элементы И 5 и изменяют состояние счетчика 2. При этом на адресцые входы проверяемого блока 34 постоянной памяти код одного и того же адреса поступает до тех пор, пока при помощи счетчика 2 и коммутатора 12 не опрошены все выходы блока 34 постоянной памяти. После этого состояние счетчика 3 изменяется (по сигналу переполнения с выхода счетчика 2) и вновь опрашиваются выходы блока 34. Генератор 1 выдает импульсы до тех пор, пока не опрошены выходы блока 34 при все-. возможных состояниях счетчика 3, после чего взводится триггер 17, который через элемент ИЛИ-НЕ 8 запирает генератор 1.

Так как счетчик 3 формирует коды младших разрядов адреса блока 34, которые обычно выбирают слова из одной микросхемы, определяемой кодом старших разрядов адреса, то па выходе коммутатора 12 фор5 !

О

55 мируется двоичная последовательность, каждый бит которой соответствует содержимому одной ячейки первой микросхемы проверяемого блока 34. Анализатор 13 осуществляет преобразование двоичной последовательности в сочетание символов — сигнатуру. После того, как определена исправность или неисправность первой микросхемы проверяемого блока 34 постоянной памяти, нажимается ключ 10 для промежуточного пуска устройства. При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 4 увеличивается на единицу.

Поэтому в проверяемом блоке 34 памяти выбирается вторая микросхема, которая контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения суммарной сигнатуры заканчивается после того, как заполнится счетчик 4, т. е. поочередно выбраны все микросхемы блока 34 памяти и для каждой из них сформирована своя сигнатура.

При подаче на вход 23 коммутатора 16 через переключатель !5 уровня нулевого потенциала, на вход счетчика 2 подаются сигналы с инверсного выхода триггера 7, на вход счетчика 3 сигналы генератора 1, на вход счетчика 4 сигналы переполнения счетчика 3, на установочный вход триггера 7 — сигналы переполнения счетчика 4, на вход элемента ИЛИ вЂ” HE 8 сигналы переполнения счетчика 2 (режим измерения разрядной сигнатуры). В исходном состоянии счетчики 2-4, триггер 7 и анализатор 13 сброшены. При запуске устройства генератор 1 начинает генерировать импульсы, которые стробируют элементы И 5 и изменяют состояние счетчиков 3 и 4 до тех пор, пока сигнал переполнения счетчика 4 не установит триггер 7, который через элемент

ИЛИ вЂ” HE 8 запирает генератор 1. При этом на выходе коммутатора 12 формируется двоичная последовательность, каждый бит которой соответствует первому разряду всех слов блока 34. Анализатор 13 преооразует двоичную последовательность в сочетание символов — сигнатуру, которую оператор сравнивает с эталонной и определяет таким образом исправность или неисправность выхода блока 34 памяти. Затем нажимается ключ 10 для промежуточного пуска устройства.

При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 2 увеличивается на единицу. Коммутатор 12 подключает на вход анализатора 13 второй разряд блока 34 памяти, который контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения разрядной сигнатуры заканчивается после того, как заполнится счетчик 2, т. е. поочередно выбраны все выходы (разряды) блока 34 памяти и для каждого из них сформирована своя сигнатура. Эталонная сигнатура для каждой микросхемы и для

1302323

Формула изобретения

Составитель В. Редаков

Редактор И. Николайчук Техред И. Верее Корректор М. 11ожо

Заказ 949 50 Ти раж 590 11одписнос

ВНИИ11И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Г1роизводственно-полиграфическое предприятие, r. Ужгород, ул. Г1роектная, 4 каждого выхода исправного блока 34 постоянной памяти может определяться экспериментально или путем математических расчетов на ЭВМ. Она может быть занесена в документацию и использоваться для визуального сравнения с реальной сигнатурой или храниться в запоминающем устройстве ЭВМ для автоматического сравнения результатов контроля.

Устройство для контроля блоков постоянной памяти, содержащее генератор сигналов, первый, второй и третий счетчики, элементы И, формирователи адресных сигналов, триггер, элемент ИЛИ вЂ” HE, элемент задержки, пороговые элементы, первый коммутатор и сигнатурный анализатор, причем выход генератора сигналов соединен с первыми входами элементов И и входом элемента задержки и является управляющим выходом устройства, вторые входы одних из элементов И соединены с соответствующими выходами разрядов второго счетчика, вторые входы других элементов И подключены к соответствующим выходам разрядов третьего счетчика, выходы элементов И подключены к входам соответствующих формирователей адресных сигналов, выходы которых являются адресными выходами устройства, информационными входами которого являются входы пороговых элементов, выходы которых подключены к информационным входам первого коммутатора, управляющие входы которого соединены с выходами разрядов первого счетчика, выход коммутатора подключен к информационному входу сигнатурного анализатора, синхровход которого сое10 динен с выходом элемента задержки, входы сброса сигнатурного анализатора и триггера объединены и являются входом сброса устройства, прямой выход триггера соединен с первым входом элемента

ИЛИ вЂ” НЕ, выход которого подключен к входу генератора сигналов, отличающееся тем, что, с целью повышения точности контроля, в него введен коммутатор, управляющие входы которого являются управляющими входами устройства, информационные входы коммутатора подключены соответственно к выходу генератора сигналов, к выходам перепопнения первого, второго и третьего счетчиков и инверсному выходу триггера, выходы коммутатора соединены соответственно с входами первого, второго и

2л третьего счетчиков, входом установки триггера и вторым входом элемента ИЛИ вЂ” HE.