Устройство для вычисления функций синуса и косинуса

 

Изобретение может быть использовано в вычислительной технике в специализированных вычислителях с высоким быстродействием. Цель изобретения состоит в повышении точности вычисления при минимальных аппаратурных затратах. Устройство реализует вычисление функций sinx, cosx в соответствии с выражением при X, ,oi Xg-b2 ) X при , где Xp - старшая часть разрядов кода аргумента; Х, - младиая часть разрядов кода аргумента; oL - координата на оси абсцисс точки пересечения производных двух соседних фиксированных значений sinlT/ZX, хранящихся в первом блоке 2 памяти. Устройство содержит первый и второй регистры 1 и 5 для хранения старших и младших разрядов кода аргумента, первый и второй блоки 2 и 3 памяти для хранения функций () и значений б . Схема 4 сравнения, сравнив значение III об с Х, управляет работой сумматора 6 единицы, которая изменяет или оставляет прежней X на адресном входе первого блока 2 памяти, поступающую на него с выхода первого регистра 1, а также через элемент ИСКЛЮЧАКЛЦЕЕ ИЛИ 8 работой второго регистра 5, инвертируя или оставляя без изменения Х. Результат вычислений формируется на выходе умножителя 7, первый и суммирующий входы которого связаны с первым блоком 2 памяти, а второй вход - с вторым регистром 5. 2 ил. i (Л :) N3 N0 SD SD «г /

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (i9) SU((() сЮ 4 С 06 F 7/548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21) 4011251/24-24 (22) 13.01.86 (46) 07.07.87. Бюл. У- 25 (72) А.Д.Иих (53) 681.325(088.8) sin)(/2 Х,+))/2 cosX Х при Х„„ «

sinn/2(Х,+2 )- »/2 соз (Хс+2 ) . Х „при X„ o(., ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (56) Авторское свидетельство СССР

М 1005040, кл. G 06 F 7/548, 1981.

Авторское свидетельство СССР

У 622190, кл. G 06 F 7/548, 1977. где Х вЂ” старшая часть разрядов кос да аргумента; Х„ — младшая часть разрядов кода аргумента; oC — координата на оси абсцисс точки пересечения производных двух соседних фиксированных значений sinn/2Х, хранящихся в первом блоке 2 памяти. Устройство содержит первый и второй регистры 1 и

5 для хранения старших и младших разрядов кода аргумента, первый и второй блоки 2 и 3 памяти для хранения функций (sin((/2Х,cos((/2Х ) и значений ьс .

Схема 4 сравнения, сравнив значение (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЙ ФУНКЦИЙ СИНУСА И КОСИНУСА (57) Изобретение может быть использовано в вычислительной технике в специализированных вычислителях с высоким быстродействием. Цель изобретения состоит в повьппении точности вычисления при минимальных аппаратурных затратах. Устройство реализует вычисление функций sinx cosx в соответствии с выражением

0с с Х„, управляет работой сумматора

6 единицы, которая изменяет или оставляет прежней Х на адресном входе с первого блока 2 памяти, поступающую на него с выхода первого регистра 1, а также через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

8 работой второго регистра 5, инвертируя или оставляя беэ изменения Х .

Результат вычислений формируется на выходе умножителя 7, первый и суммирующий входы которого связаны с первым блоком 2 памяти, а второй вход— с вторым регистром 5» 2 ил.

1322272 2

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях с высоким быстродействием.

Цель изобретения — повышение точности вычисления при минимальных дополнительных аппаратурных затратах.

Первый и второй регистры обеспечивают хранение кодов старшей и младшей части аргумента (Х, и X„). Первое 10 запоминающее устройство обеспечивает хранение фиксированных значений л

sin - Х и cos — Х, Второе запоминас 2 с )+ cosXс Хн, при Х «4., (1 )

sin - (Хс+2 ) 2 cos(Xс+2 ) Хн,при Х„, о (2) s inx=

В результате с выходов второго регистра на второй вход умножителя поступает неинвертированное или инвертированное (отрицательное) значение Х„, Сумматор единицы эа счет связи с адресным входом первого эапоми- я5 нающего устройства обеспечивает выборку иэ него требуемых значений синуса и косинуса, которые поступают на входы умножителя, Умножитель обеспечивает выдачу результата вычислений по одной иэ формул.

sin Х + cosX Х „при X„c а (1)

"г -и ли -n

sin -(Х,+2 )- — cos(X,+2 ) Х„при XÄ>ac. (2) sinx=

Вычисление cosx производится в соответствии с выражением cosx=sinx для чего на управляющий вход устройства подается сигнал, по которому в буферных регистрах происходит инвертирование аргумента.

Благодаря тому, что устройство реализует вычисление функций sinx cosx где Х вЂ” старшая часть разрядов кос да аргумента;

Х вЂ” младшая часть разрядов кода аргумента; координата на оси абсцисс точки пересечения производных двух соседних фиксированных значений, хранящихся в первом запоминающем устройстве 2.

Устройство работает следующим образом.

Со входа кода аргумента устройства на информационные входы первого

1 и второго 5 регистров поступает код

55 юшее устройство обеспечивает хранение значений а -координаты на оси абсцисс точки пересечения производных для двух соседних фиксированных

1 значений sin — X . Схема сравнения

2 с обеспечивает сравнение сс с Х„ и в зависимости от результатов сравнения управляет работой схемы прибавления единицы и через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ работой второго регистра . При этом, вычис— ление функции производится по одной из формул по формулам (1) и (2) (фиг. 2) повышается точность результатов.

На фиг. 1 изображена структурная схема устройства для вычисления функций sinx и cosx; на фиг. 2 — геометрическая интерпретация, поясняющая алгоритм, лежащий в основе работы устройства, Устройство содержит первый регистр

1 первый 2 и второй 3 блоки памяти, схему 4 сравнения, второй регистр 5, сумматор 6 единицы, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.

В качестве схемы прибавления единицы может быть использован, например, счетчик или сумматор. Умножитель-сумматор 7 может быть выполнен на микросхемах.

Предлагаемый преобразователь реализует следующий алгоритм вычисления функций sinx cosx:

1 аргумента Х и Х соответственно. с м

Старшая часть разрядов кода аргумента поступает на адресный вход второго блока 3 и через сумматор 6 единицы на адресный вход первого блока 2. При этом с выхода второго блока 3 на первый вход схемы сравнения поступает значение Ос,, соответствующее данной старшей части разрядов кода аргумента.

Одновременно на второй вход схемы 4 сравнения со входа кода аргумента устройства поступает младшая часть разрядов кода аргумента Х .

Далее возможны два варианта работы устройства.

13222

Если Х . м (фиг. 2), íà ныходе схемы сравнения вырабатывается сигнал, который поступает через элемент ИСК1ЮЧАЮШЕЕ ИЛИ 8 на управляющий вход второго регистра 5 и на управляющий вход сумматора 6 единицы. Вследствие этого на второй вход умножителя 7 поступает инвертированный код младших разрядов аргумента Х, а на первый и суммирующий вход умножителя- tp сумматора с первого и второго выходов первого блока 2 памяти поступаН

-и Н ют значения — cos(X +2 ) и sin — (Х +

2 с 2 л

+2 ) соответственно, где п — разрядность старшей части аргумента Х

В этом случае на выходе устройства (выходе умножителя 7) появляется значение функции sinx соответствующее выражению (2).

При Х (фиг. 2) на выходе схемы

4 сравнения управляющий сигнал отсутствует и схема прибавления единицы и второй регистр 5 передают беэ изменения на свои выходы коды разрядов старшей и младшей части аргумента соответственно, При этом на выходе устройства появляется значение функции, соответствующее выражению (1).

Вследствие того, что функции cosx и sinx симметричны, т.е. cosx=sinx значение cosx в предлагаемом техническом решении может быть получено путем инвертирования кода аргумента, поступающего на вход устройства, В предлагаемом преобразователе инвертирование кода аргумента производится по команде, поступающей от внешнего устройства на управляющий вход первого регистра 1 и на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. Далее работа устройства происходит аналогичным образом, как было описано для функции sinx.

Таким образом, введение в функ45 циональный преобразователь второго буферного регистра, второго запоминающего устройства, схемы прибавления

72 4 единицы, схемъ сравнения, -лемента

ИСК ПОЧАЮШЕЕ И11И, обеспечивающего раэдельное управление инвертированием старшей и младшей части разрядон кода аргумента, позволило повысить точность вычислений функций sinx, cosx.

Ф о р м у л а и з о б р е т е н и я

Устройство для вычислений функций синуса и косинуса, содержащее два блока памяти, умножитель-сумматор, два регистра, выход первого регистра соединен с адресным входом первого блока памяти, первый выход второго блока памяти соединен с входом первого сомножителя умножителя-сумматора, информационные входы первого и второго регистра являются входами старших и младших разрядов аргумента устройства соответственно, о т л и ч аю щ е е с я тем, что, с целью повышения точности вычисления, в него введены сумматор единицы, схема сравнения и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, вход инвертирования данных первого регистра является входом задания вида вычисляемой функции устройства и соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом инвертирования данных второго регистра, выход которого соединен с входом второго сомножителя умножителя-сумматора, выход первого блока памяти соединен с первым входом схемы сравнения, второй вход которой соединен с входом младших разрядов аргумента устройства, выход схемы сравнения соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом задания режима суммирования сумматора единицы, вход операнда которого соединен с выходом первого регистра, выход сумматора единицы соединен с адресным входом второго блока памяти, второй выход которого соединен с входом слагаемого умножителя сумматора, выход которого является выходом значения функции устройства.

1322272

Фиг. 2

Составитель З.Шершнева

Редактор П.Гереши Техред Jl.oëèéíûê Корректор Л.Пилипенко

Заказ 2865/45 Тирах 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4