Устройство для определения аргумента вектора

 

Изобретение относится к вычислительной технике и может быТь использовано в устройствах определения угловых координат объекта. Цель изобретения - повьшение быстродействия устройства достигается за счет исключения счетчика, второго блока сравнения, регистра, сумматора, а также изменения схемы выбора значений из блока памяти. Устройство для определения аргумента вектора содержит регистр 1 для хранения кода координаты X, регистр 2 для хранения кода координаты Y, регистр результата 3, первый элемент ИСКЛЮЧАЩЕЕ ИЛИ 4, второй элемент ИСКЛЮЧАЩЕЕ ИЛИ 5, блок 6 памяти, элемент И 7, схему 8 сравнения, коммутатор 9, блок 10 деления , первый элемент ИЛИ-НЕ 11, второй элемент ИЛИ-НЕ 12, первый, второй и третий элементы ИЛИ 13,14,15, генератор 16 тактовых импульсов. В устройстве быстродействие увеличено за счет исключения счетчика, второго блока сравнения, универсального регистра и сумматора, а также изменения схемы выбора значений из блока памяти. Пошаговый выбор значений arctgX из блока памяти, используемый в прототипе, заменен на параллельную запись младших разрядов кода угла . полярных координат непосредственно с выходов блока памяти в регистр результата . 2 ил. i СЛ - Ы ( ипМнегв устроистНа

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (g1) 4 G 06 F 7/548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ й

Фщи неигнеге устроиетй

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4011352/24-24 (22) 13.01.86 (46) 23.06.87. Бюл. )е 23 (72) И.И.Банников, В.A.Камаев, А.М. Кутявин и,В. Г. Розенталь (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

11 1023347, кл. G 06 F 7/548, 1982.

Авторское свидетельство СССР

В 1183961, кл. G 06 F 7/548, 1984. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ АРГУИЕНТА ВЕКТОРА . (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах определения уГловых координат объекта. Цель изобретения — повьппение быстродействия устройства достигается за счет исключения счетчика, второго блока сравнения, регистра, сумматора, а также изменения схемы выбора значений из блока памяти. Устройство для определения аргумента вектора содержит регистр 1 для хранения кода координаты Х, регистр 2 для хранения кода координаты Y регистр результата 3, первый элемент ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 4, второй элемент ИСКЛЮЧАКМЦЕЕ ИЛИ 5, блок 6 памяти, элемент И 7, схему 8 сравнения, коммутатор 9, блок 10 деления, первый элемент ИЛИ-НЕ 11, второй элемент ИЛИ-НЕ 12, первый, второй и третий элементы ИЛИ 13,14,15, генератор 16 тактовых импульсов. В устройстве быстродействие увеличено за счет исключения счетчика, второго блока сравнения, универсального регистра и сумматора, а также изменения схемы выбора значений иэ блока памяти. Пошаговый выбор значений

arctgX из блока памяти, используемый в прототипе, заменен на параллельную запись младших разрядов кода угла полярных координат непосредственно с выходов блока памяти в регистр результата. 2 ил.

1319024 2

Изобретение относится к вычислительной технике и может быть использовано в устройствах определения угловых координат объекта.

Цель изобретения — повьш ение быстродействия.

На фиг.1 представлена функциональ.ная схема устройства, на фиг.2— функциональная схема блока деления.

Устройство содержит регистры 1 и †.,2 кодов прямоугольных координат (регистр 1 для хранения кода координаты ,\

Х,-регистр 2 для хранения кода коорт цинаты Y) регистр 3 результата, первый 4 и второй 5 элементы ИСКЛЮ-, ЧАЮЩЕЕ ИЛИ, блок 6 памяти, элемент

И 7, схему 8 сравнения, коммутатор

9, блок 10 деления, первый элемент

ИЛИ-НЕ 11,второй элемент ИЛИ-НЕ 12, три элемента ИЛИ 13 — 15, генератор

16 тактовых импульсов, Блок 10 деления содержит коммутатор 17, параллельно-последовательный регистр 18, блок 19 сравнения, сумматор 20, последовательный регистр

21, распределитель 22 импульсов, N инверторов 23, элемент ИЛИ 24, инвертор 25.

Устройство работает следующим образом.

Двоичные коды прямоугольных координат Х и Y записанные соответственно в регистрах 1 и 2, содержат N двоичных разрядов, причем старшие разряды кодов прямоугольных координат являются знаковыми: логическая единица в старшем разряде кодов соответствует знаку "минус", логический нуль — знаку "плюс".

Три старших разряда кода угла полярных координат вычисляются независимо от остальных младших разрядов.

Старший разряд кода угла полярных координат соответствует старшему разряду координаты Y во всех случаях, за исключением точек, лежащих на оси абсцисс и имеющих отрицательные значения. Поэтому при значении координаты Y равной нулю, с выхода второго элемента ИЛИ-НЕ 12 на второй вход элемента И 7 поступает логическая единица, а на первый вход — старший разряд кода координаты Х, соответствующий значению логической единицы.

В результате старший разряд кода угла полярных координат становится равным логической единице. Третий элемент ИЛИ 15 объединяет выход элемента И 7 со старшим разрядом координа5

fO

f5

55 ты Х. Второй разряд кода угла полярных координат формируется первым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на выхо ды которого подаются старший разряд кода координаты Х и старший разряд кода угла полярных координат. Исключением являются точки, лежащие на оси координат и имеющие положительные значения. Поэтому при значении координаты Х, равной нулю, на выходе первого элемента ИЛИ-НЕ 11 формируется логическая единица, соответствующая второму разряду кода угла полярных координат. Второй элемент

ИЛИ 14 объединяет выход первого элемента ИЛИ-НЕ 11 с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Третий разряд кода угла полярных координат формируется вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 5, на входы которого по- даются второй разряд кода угла полярных координат и сигнал со схемы

8 сравнения, соответствующий логической единице при значении прямоугольных координат У>Х, Исключением являются точки, лежащие на диагонали, проходящей через 1 и III квадранты., Поэтому при значении прямоугольных координат Y--X на третьем выходе блока 8 сравнения формируется третий разряд кода угла полярных координат.

Первый элемент ИЛИ 13 объединяет выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

5 с третьеим выходом схемы 8 сравнения.

Таким образом, три старших разряда кода угла полярных координат оп- ределяют номер октанта, в котором находится точка. Коду 000 соответствует первый октант> коду 001 — второй октант и т.д. Вычисление младших разрядов кода угла полярных координат начинается с поступления сиг» нала "Запуск", например логического нуля, на вход управления блока 10 деления и двоичных кодов прямоугольных координат Х и У из регистра 1и регистра 2 без старших разрядов на схему 8 сравнения. Сигналы управления схемы сравнения поступают на коммутатор 9„ В случае, когда значение двоичного кода координаты Х больше значения двоичного кода координаты Y коммутатор 9 направляет двоичный код координаты Х в делитель, а двоичный код координаты Y — в делимое ° В противоположном случае двоичный код координаты Х поступает в делимое, а двоичный код координаты Y —3 13190 в делитель блока 10 деления. Частное от деления двоичного кода меньшей координаты на двоичный код большей координаты с выходов блока деления поступает на адресные входы блока 6 памяти. В момент окончания деления с блока 10 деления на вход разрешения выбора блока 6 памяти поступает сигнал, по которому в блоке 6 памяти в зависимости от величины частно- 10

ro и третьего разряда кода угла полярных координат производится выбор значения младших разрядов кода угла полярных координат. Значения кода младших и трех старших разрядов угла f5 полярных координат записываются в регистр 3 результата сигналом с выхода признака окончания деления блока 10 деления. Таким образом, в регистр результата записывается код 20 угла полярных координат вида 2", (n— разрядность кода угла полярных координат). Генератор 16 тактовых импульсов формирует тактовые импульсы, которыми:производится деление в блоке .10 деления.

Блок 10 деления работает следующим образом. Коммутатор 17. предназначен для подключения кода меньшей прямоугольной координаты или разнос-,30 ти кодов с выходов сумматора 20 к информационным входам параллельно-последовательного регистра 18.

Параллельно-последовательный регистр 18 производит параллельную запись кода с выхода коммутатора по входам П, — D>„ (no входу D 1 записывается логический нуль) -или последовательный сдвиг ранее записанного кода. Таким образом, производится 40 умножение кода на два.

Блок 19 сравнения сравнивает код, поступающий с выходов параллельнопоследовательного регистра 18, с кодом большей прямоугольной координаты. 45

Сумматор 20 и элементы 23, образуя вычитатель, вырабатывают разность .между кодом с выхода параллельно-последовательного регистра 18 и кодом большей прямоугольной координаты. 5р

Распределитель 22 импульсов управляет работой блока, по сигналу "Запуск" начинается деление, а по сигналу "Признак окончания деления" с (И+1)-ro выхода заканчивается.

Элемент ИЛИ 24 объединяет сигналы с первого выхрда распределителя 22 импульсов и с выхода А В инвентора 25.

24 4

Инвентор 25, подключенный к выходу А а В блока 19 сравнения, формирует сигнал А В.

В последовательный регистр 21 тактовыми импульсами производится запись кода частного от деления прямоугольных координат.

IIo сравнению с известным в предлагаемом устройстве быстродействие увеличивается за счет исключения счетчика, второго блока сравнения, универсального регистра и сумматора, а также изменения схемы выбора значений из блока памяти.. Пошаговый выбор значений arctgX из блока памяти, используемый в известном устройстве, заменен на параллельную запись младших разрядов кода угла полярных координат непосредственно с выходов блока.памяти в регистр результата.

Блок 6 памяти программируется значениями младших разрядов, начиная с четвертого, кода угла полярных координат. Если точка, для которой определяется угол полярных координат, расположена в нечетном октанте, код младших разрядов, хранящихся в блоке 6 памяти, соответствует arctgP.

Если точка расположена в четном октанте, код младших разрядов имеет о вид 45 — arctgP, где P — угол, образованный осью большей прямоугольной координаты и направлением на точку в пределах октанта.

Таким образом, быстродействие ь-3 увеличивается в 2 раз, где и— разрядность кода угла полярных координат.

В опытном образце изделия в качестве блока памяти используются микросхемы типа 541РТ1. При принятой разрядности кода угла полярных координат, равной восьми, используются две микросхемы, быстродействие увеличивается в 32 раза, Формула из обретения

Устройство для определения аргумента вектора, содержащее два регистра координат, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ-HE три элемента ИЛИ, элемент И, коммутатор, блок деления, схему сравнения1 блок памяти, регистр результата, генератор тактовых импульсов, причем выход знакового разряда первого регистра координат соединен с первыми входами первого элемента ИСКЛЮЧАЮЩЕЕ

1319024

Ъ

41 ю E

Ц м рЯ о

> o

С) Составитель З.Шершнева

Техред N.Õoäàíè÷

Корректор И Муска

Редактор О.Бугир

Заказ 25 13/43 Тираж 672

RHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

ИЛИ и элемента И, выход знакового разряда второго регистра .координат соединен с первым входом первого элемента ИЛИ, выходы информационных разрядов первого и второго регистров координат соединены соответственно с первыми и вторыми информационными входами коммутатора, схемы сравнения и с соответствующими входами первого и второго элементов ИЛИ-НЕ, выход 10

"Больше" схемы сравнения соединен с первыми управляющими входами коммутатора, выход "Меньше" схемы сравнения соединен с вторым управляющим входом коммутатора и первым входом 15 второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй выходы коммутатора соединены с входами делимого и делителя блока деления, выход "Равно" схемы сравнения соединен с первым 20 входом второго элемента ИЛИ, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первым входом третьего и вторым входом второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ-HE соединены с вторыми входами третьего элемента ИЛИ и элемента И соответственно, выход элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИСКЛЮ", ЧАЮЩЕЕ ИЛИ, выход третьего элемента

ИЛИ соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго, третьего и первого элементов ИЛИ соединены с информационными входами трех старших разрядов регистра результата, о т л и ч а ю щ е— е с я тем, что, с целью увеличения быстродействия, выход второго элемента ИЛИ соединен с первым адресным входом блока памяти, вход разрешения выборки которого и тактовый вход регистра результата соединены с выходом признака окончания деления блока деления, выход которого соединен с вторым адресным входом блока памяти, выходы которого соединены с информационными входами младших разрядов регистра результата, выход генератора тактовых импульсов соединен с тактовым входом блока деления, вход запуска устройства соединен с одноименным входом блока деления, выход регистра результата является выходом аргумента устройства.