Устройство для ввода информации

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода информации с клавиатуры в вычислительную машину. Целью изобретения является упрощение устройства. Устройство содержит матрицу 1 коммутационных элементов , регистр 5, первый и второй шифраторы 3, 8, элемент И 9, элемент ИЛИ 7, элемент НЕ 6, триггеры 4, элемент задержки 10. Упрощение устройства при увеличении числа коммутационных элементов достигается за счет разбивки коммутационных элементов на группы таким образом, что сохраняется число входов шифраторов и, следовательно , уменьшается их объем. 1 ил. 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 G 06 F 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4020039/24-24 (22) 07.02.86 (46) .15.07.87. Бюл. № 26 (72) В.В.Зелянин и Т.П.Зайцева (53) 68 1.327. 11(088.8) (56) Авторское свидетельство СССР № 651334, кл. G 06 F 3/02, 1977.

Авторское свидетельство СССР

¹ 1097992, кл. G 06 F 3/02, 1983. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода информа„„SU„„1324022 А 1 ции с клавиатуры в вычислительную машину. Целью изобретения является упрощение устройства. Устройство содержит матрицу 1 коммутационных элементов, регистр 5, первый и второй шифраторы 3, 8, элемент И 9, элемент

ИЛИ 7, элемент НЕ 6, триггеры 4, элемент задержки 10. Упрощение устройства при увеличении числа коммутационных элементов достигается за счет разбивки коммутационных элементов на группы таким образом, что сохраняется число входов шифраторов и, следовательно, уменьшается их объем. 1 ил.

1 табл„

1 13240

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода информации с клавиатуры в вычислительную машину.

Цель изобретения — упрощение уст5 ройства.

На чертеже представлена функциональная схема устройства при количестве коммутационных элементов клавиатуры, равном 16. 10

К ш= (— -) и Б (2) где К вЂ” общее число коммутационных 40 элементов (К = 16);

n — число коммутационных элементов в группе;, ш — число групп коммутационных элементов. 45

Индекс БЦ означает, что выражение, стоящее в скобках, необходимо округлять до большего целого числа.

Из выражений (1) и (2) имеем: (" ) 50 и =2

БЧ

2 =4;

m=(— — ) =4

Таким образом, коммутационные зле-55 менты образуют 4 группы по 4 коммутационных элемента в каждой.

Первый 3 и второй 8 шифраторы, осуществляющие преобразование унитарУстройство содержит матрицу 1 коммутационных элементов, нагрузочные элементы 2, первый шифратор 3, триггеры 4, регистр 5, элементы HE 6, элемент ИЛИ 7, второй шифратор 8, элемент И 9 и элемент 10 задержки.

Каждому коммутационному элементу на выходе устройства должен соответствовать двоичный код. Так, коммута- 20 ционному элементу с обозначением 0 должен соответствовать двоичный код на выходе устройства 0000, коммутационному элементу с обозначением 1 . двоичный код 0001 и т.д. до коммута- 25 ционного элемента с обозначением 15, которому должен соответствовать двоичный код 1111.

Прежде всего коммутационные элементы необходимо разбить на группы та-у ким образом, чтобы число входов обоих шифраторов было минимально возможным.

Для этого следует воспользоваться вы-. ражениями: 1о К п =2 . (1)35

22 2 ного кода в двоичный, могут быть реализованы в соответствии с таблицей истинности.

Выходы

1 2 Э 4

1 1 1 1

О 1 1 1

1 О 1 1

1 1 О 1

1 1 1 0

Шифраторы 3 и 8 реализованы согласно чертежу.

В исходном состоянии на все входы элемента ИЛИ 7 и шифратора 8 через последовательно соединенные нормально замкнутые контакты всех групп поступает уровень "О". Сигнал с уровнем

"0" с выхода элемента ИЛИ 7 поступает на S-входы триггеров 4 и устанавливает их в состояние "1 С выхода шифратора 8 выдаются сигналы с уровнем "1".

На R-входы триггеров 4 и входы элемента И 9 поступают уровни "1", определяемые резисторами нагрузочных элементов 2. B соответствии с таблицей истинности шифратора 3 на его выходах формируются сигналы с уровнем "1", который не оказывает влияние на состояние триггеров 4. С выхода элемента И 9 выдается уровень "1".

При воздействии на коммутационный . элемент, например, с обозначением 2 нормально замкнутый контакт этого коммутационного элемента размыкается и на шине, соединяющей первую группу коммутационных элементов с входами элемента ИЛИ 7 и элементов НЕ 6, устанавливается уровень "1". На входы шифратора 8 с выходов элементов НЕ 6 поступает унитарный код 0111. На выходе шифратора 8 в соответствии с таблицей истинности (2-я строка) образуется комбинация двоичного кода 00. В момент размыкания контактов коммутационного элемента возможно возникновение "дребезга", однако он не ока132402

n=1оВК, - Vz

К

Г к

2 зывает влияние как на состояние триггеров 4, так и на состояние регистра 5. После размыкания контактов

"дребезг" прекращается и на выходе элемента ИЛИ 7 устанавливается постоянный уровень "1" ° При этом на S-входы триггеров 4 поступают уровни " 1", что соответствует режиму хранения информации, записанной в этих триггерах 4 (уровни "1" 10 на выходах) . .В момент замыкания нормально разомкнутого коятакта на третьем входе шифратора 3 и соответствующем входе элемента И 9 и его выходе появляется 15 уровень "0". Унитарный код 110 на !

| входах шифратора 3 в соответствии с ,таблицей истинности (3-я строка) вызывает появление на выходах шифратора 3 комбинации двоичного кода 10, 20 которая поступает на установочные Rвходы триггеров 4. При этом состояние первого триггера (фиксирующий младший разряд двоичного кода) переходит в состояние "0" на выходе, так 25 как на его К-вход поступает "0".

Кратковременное размыкание контактов коммутационного элемента (" дребезг" ) не вызывает изменения состояния триггеров 4, так как триггер, фик- 30 сирующий младший разряд кода срабатывает при первом переходе сигнала уров. ня "1" к. уровню "0", а при кратковременном размыкании контактов на его установочном входе появляется уровень

"1", который не меняет его состояния.

Сигнал с выхода элемента И 9 через элемент 10 задержки поступает на синхронизирующий вход регистра 5. При первом переходе сигнала от уровня

" 1" к уровню "0" происходит запись комбинации двоичного. кода, поступающей на информационные входы с выходов триггеров 4 и выходов шифратора 8.

При отпускании коммутационного эле-, 5 мента устройство возвращается в первоначальное состояние, т.е. уровень

"0" с выхода элемента ИЛИ 7 переводит триггеры 4 в состояние "1" на выходах. 50

Уменьшение объема шифратора и числа связей оценивается следующим образом.

Число выходов шифратора, осущест- 55 вляющего преобразование унитарного кода в двоичный, в прототипе и суммарное число выходов первого и второго шифраторов, осуществляющих аналог 4 гичные преобразования, в предлагаемом устройстве где К вЂ” число коммутационных элементов.

Следовательно, сложность шифраторов определяется, в основном, числом входов. Число входов шифратора в прототипе равно К. Число входов шифратора в предлагаемом устройстве

Ро К

m 2 2

Для оценки сложности шифраторов необходимо определить отношение числа входов шифратора в прототипе к числу входов шифраторов в предлагаемом устройстве

Следовательно, в предлагаемом устройстве для ввода информации происходит упрощение шифратора. в lV pas.

Так, в прототипе для преобразования унитарного кода от 16 коммутационных элементов требуется четыре корпуса микросхем, а в предлагаемом устройстве — один, т.е. изобретение обеспечивает уменьшение объема шифраторов в 4 раза. формула изобретения

Устройство для ввода информации, содержащее матрицу коммутационных элементов, первый шифратор, триггеры, регистр, нагрузочные элементы, выходы триггеров соединены с информационными входами первой группы регистра, выходы которого являются информационными выходами устройства, выходы первого шифратора соединены с входами сброса триггеров, о т л и ч а ю— щ е е с я тем, что, с целью упрощения устройства, в него введены второй шифратор, элемент И, элемент ИЛИ, элемент НЕ и элемент задержки, выхо- ° ды первой группы матрицы коммутацион,ных элементов соединены через нагру1 зочные элементы с шиной положительного потенциала, с входами элементов

НЕ и входами. группы элемента ИЛИ, один из выходов первой группы матри-. цы коммутационных элементов соединен с входом элемента ИЛИ, выходы второй

Составитель А.Трунов

Редактор А.Orap Техред И.Попович

Корректор В. Бутяга

Заказ 2966/52 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1324022 6 группы матрицы коммутационных эле- дом второго шифратора, а выходы осментов соединены через согласующие та»н»х элементов ИЕ соединены с вхозлементы с шйной положительного по- дами группы второго шифратора, выхотенциала, с входами элемента И и вхо- ды которого соединены с информациондами группы первого шифратора, один 5 ными входами второй группы. регистра, из выходов второй группы матрицы ком- выход элемента ИЛИ соединен с входамутационных элементов соединен с ми установки триггеров, а выход элевходом первого шифратора, выход од— мента И через элемент задержки соединого из элементов НЕ соединен с вхо- нен с синхровходом регистра.