Устройство для временного контроля сигналов интерфейса

 

Изобретение относится i вычислительной технике и предназначено для автоматической диагностики сигналов интерфей&а Общая шина. Цель изобре .тения - повышение достоверности контроля . Устройство для временного контроля сигналов интерфейса содержит три элемента НЕ 3,4,9, триггер 11, восемь блоков анализа 1.1-1.8, восемь .элементов индикации 2.1-2.8, формирователи импульсов 5,8,10 и 12, два элемента ИЛИ 6 и 7, элемент задержки 13. Устройство имеет возможность осуществлять временную диагностику взаимного расположения сигналов относительно друг друга, а также .контролировать их длительность, что приводит не только к значительному сокращению времени на настройку вычислительного комплекса, но и позволяет повысить устойчивость работы интерфейса к случайным обоям и помехам во время эксплуатации вычислительного комплекса. 2 ил. i (Л 75 1®гв

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИН. SU 132402 (5g 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОВРЕТЕНИЙ И ОТКРЫТИЙ (21) 4019097/24-24 (22) 06.02.86 (4á),15.07.87. Бюл. N- 26 (72) В.П. Игнатович и И,П.Игнатович (53) 681,3 (088.8) (56) Авторское свидетельство СССР .Р 1070556, кл. G 06 F 11/00, 1981.

Авторское свидетельство СССР

N - 932498, кл. G Об F 1 1/00, 1980. (54) УСТРОЙСТВО ДЛЯ ВРЕМЕННОГО КОНТРОЛЯ СИГНАЛОВ ИНТЕРФЕЙСА (57) Изобретение относится к вычислительной технике и предназначено для автоматической диагностики сигналов интерфейСа "Общая шина". Цель изобре.тения — повышение достоверности контроля. Устройство для временного контроля сигналов интерфейса содержит три элемента HE 3,4,9, триггер 11, восемь блоков анализа 1.1-1,8, восемь элементов индикации 2,1-2.8, формирователи импульсов 5,8,10 и 12, два элемента ИЛИ 6 и 7, элемент задержки

13. Устройство имеет возможность осуществлять временную диагностику взаимного расположения сигналов относительно друг друга, а также контролировать нх длительность, что приводит не только к значительному сокращению времени на настройку вычислительного комплекса, но и позволяет повысить устойчивость работы интерфейса к случайным обоям и помехам во время эк- а аплуатации вычислительного комплекса.

2 ил.

132402

Изобретение относится к вычислительной технике и предназначено для автоматическбй диагностики сигналов интерфейса "Общая шина" между вычислительными средствами и процессором

ЭВМ, а также может быть использовано для настройки вычислительного комплекса, когда интерфейс достигает максимально допустимую длину.

Цель изобретения — повышение дос- 1g товерности контроля.

На фиг.1 представлена структурная схема устройства для временного контроля сигналов интерфейса; на фиг.2— временные диаграммы работы устройства в циклах "Ввод" и "Вывод" интерфейса "Общая шина".

Усгройство содержит восемь блоков анализа 1.1-1.8, восемь элементов

2.1-2,8 индикации, первый 3 и второй gp

4 элементы НЕ, первый формирователь . 5 импульсов, два элемента ИЛИ 6 и 7, третий формирователь 8 импульсов, третий элемент НЕ 9, четвертый формирователь 10 импульсов, триггер 11, 25 второй формирователь 12 импульсов, элемент 13 задержки, входы с 14 по

20 устройства подключены к выходам контролируемого интерфейса "Общая шина", за сигналами которой осущест- 30 вляет контроль предлагаемое устройство:. выход 14 ВУ вЂ” обращение к внешним устройствам, выход 15 ЗУ установки адреса сигнализирует о том, что на линиях ДА (00 + 15) интерфейса установлен адрес, выход 16 СИА ("Синхронизация активная") предназначен для запоминания адреса во входной логике выбранного устройства; выход

17 ДА — 16 линий адреса (данные); 40 выход 18 "Ввод" — готовность принять данные, выход 19 "Вывод" — на линиях

ДА (00 + 15) помещены истинные данные; выход 20 СИП (" Синхронизация пассивная") — завершение операции передачи приема данных; тактовый вход

21 ГИ устройства подключен к генератору импульсов (не показан); выход

-22 останов устройства останавливает работу процессора; выход 23 "Конец цикла" устройства — подготовка устройства к новому циклу работы.

На структурной схеме устройства линии сброса не показаны, 55

i-й блок 1 анализа содержит элемент И 24, счетчик 25, схему 26 сравнения, регистр 27 константы и триггер 28 останова, 8 2

Устройство для временного кочтроля сигналов интерфейса работает следующим образом.

В начальный момент все счетчики и триггеры установлены в нулевое состояние (цепи установки не показаны), при этом на шинах интерфейса имеет место нулевой потенциал. Регистры констант имеют различные значения и зависят от контролируемого временного интервала.

Для выполнения любой команды процессору требуется выполнить хотя бы одну операцию обращения к интерфейсу.

Направление передачи при выполнении операций обмена данными определяется по отношению к активному устройству.

При выполнении цикла "Ввод" данные передаются от пассивного устройства к активному. Предлагаемое устройство всегда остается пассивным "наблюдателем" при правильной последовательности сигналов, а при нарушении ее вырабатывает сигнал "Останов", который останавливает работу процессора.

Сигналы по ходу 21 ГИ устройства поступают постоянно. Из интерфейса

"Общая шина" на вход 17 ДА и вход 14

ВУ устройства одновременно поступают сигналы. Сигналы входа . 17 ДА через элемент ИЛИ б поступают на третий вход третьего блока анализа и подготавливают его элемент И 24 к работе, а сигнал с входа 14 ВУ устройства! а) разрешает прохождение импульсов (с входа 21 ГИ) через элемент И

24 первого блока анализа, так как сиг* нал на входе 15 ЗУ устройства отсугствует, на счетный вход счетчика 25 импульсов, значение которого определяет временной интервал между началом сигналов на входах 14 ВУ и 15. ЗУ (НВУ вЂ” НЗУ) в текущем цикле работы устройства; б) разрешает прохождение импульсов через элемент И 24 второго блока анализа, так как сигнал на входе 16 СИА устройства отсутствует, на счетный вхоц счетчика 25 импульсов, значение которого определяет временной интервал между началом сигналов на входах

14 ВУ и 16 СИА (НВУ вЂ” НСИА) в текущем цикле работы устройства.

Затем с интервалом не менее 75 нс активное устройство вырабатывает сигнал ЗУ, который поступает на вход 15

ЗУ устройства:

3 13240 а) проходит через элемент НЕ 3 и запрещает прохождение импульсов через элемент И 24 первого блока анализа; б) подготавливает элемент И 24 шестого блока анализа;

5 в) формирователь 12 вырабатывает импульс по заднему фронту сигнала ЗУ; г) разрешает сравнение текущего значения счетчика первого блока анализа с константой контролируемого ин-10 тервала (75 нс). Если "меньше" или

"равно", то срабатывает триггер 28 первого блока анализа, загорается первый светодиод 2, что свидетельствует о малой длительности между сигналами НВУ вЂ” НЗУ, и вырабатывается сигнал "Останов" процессора. По адре- . су в счетчике команд процессора оператор устанавливает, с каким адресом внешнего устройства работала програм- п ма. Это помогает оператору установить участок интерфейса (от процессора до данного устройства), на котором произошло нарушение интервала. Сброс триггеров 28 всех блоков анализа про-25 изводится оператором вручную. Если

"больше", то нарушения в последовательности сигналов НВУ вЂ” НЗУ нет, Не менее чем через 150 нс после установки адреса активное устройство З0 вырабатывает сигнал СИА, который поступает на вход 16 СИА устройства: а) проходя через элемент НЕ 4, запрещает прохождение импульсов через элемент И 24 второго блока анализа, фиксируя время в счетчике между сигналами входа 14 ВУ и началом сигнала по входу 16 СИА; б) разрешает сравнение значений

I счетчика 25 и регистра 27 констант 40 (150 нс) во втором блоке анализа и если "меньше" или "равно", то срабатывает триггер 28 и загорается второй светодиод 2, что свидетельствует о малой длительности между сигналами начало ВУ (НВУ) — начало СИА (НСИА), и вырабатывается сигнал "Останов", а если "больше" то нарушения в последовательности сигналов НВУ и НСИА нет

-50 в) разрешает прохождение импульсов с входа 21 ГИ через элемент И 24 на счетный вход счетчика 25 третьего блока анализа, который начинает отсчет контрольного времени.от начала

СИА (НСИА) до конца ДА (КДА) г) подготавливает элемент И 24 седьмого блока анализа к работе;

28 4 д) при этом формирователь 5 не срабатывает, так как он вырабатывает импульс по заднему фронту сигнала

СИА.

Пассивное устройство начинает дешифрировать адрес и запоминает его.

Активное устройство через 100 нс после выработки СИА снимает адрес с

ДА, очищает линию BY и вырабатывает сигнал Ввод", сигнализируя о том, что оно готово принять данные от пассивного устройства, и ожидает поступления сигнала СИП. Снятие адреса с входа 17 ДА устройства запрещает прохождение импульсов через элемент И

24 в счетчик 25 в третьем блоке анализа, в котором хранится значение времени между началом СИА и концом

ДА. Сигнал с входа 18 ."Ввод" устройства через элемент 7:

a) разрешает сравнение значений счетчика 25 и регистра 27 констант в третьем блоке анализа и если "меньше" или "равно" (100 нс), то срабатывает триггер 28 третьего блока анализа и загорается третий светодиод 2, что свидетельствует о малой длительности между сигналами НСИА и КДА, а также вырабатывается сигнал "Останов" процессора, если "больше", то,нарушения последовательности сигналов

НСИА и КДА нет; б) разрешает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 четвертого блока анализа, так как инвертирован сигнал входа 20

СИП; в) подготавливает элемент И 24 пятого блока анализа, r) формирователь 8 работает по заднему фронту сигнала "Ввод", Пассивное устройство помещает данные по линии ДА, которые не поступают на вход предлагаемого устройства, и вырабатывает сигнал СИП, поступаю,щий на вход 20 СИП устройства и сигнализирующий о том, что данные находятся в канале.

Сигнал с входа 20 СИП устройства: а) проходя через элемент HE 9, saпрещает прохождение импульсов через элемент И 24 четвертого блока анализа, т.е. останавливает счетчик 25 этого блока ; б) разрешает сравнение значений счетчика 25 и элемента 27 констант четвертого блока анализа, если "больше" (10 мкс), то срабатывает триггер этого блока, загорается четвертый

5 13240 светодиод 2, что означает превышение длительности между НВВОД и НСИП (l0 мкс), и вырабатывается сигнал

"Останов" процессора; в) разрешает прохождение импульсов с входа 2 1 ГИ устройства через элемент И 24 на счетный вход счетчика.

25 шестого блока анализа, r) разрешает прохождение импульсов с входа 21 ГИ устройства через зле- 10 мент И 24 на счетный вход счетчика

25 восьмого блока анализа1 д) формирователь 10 срабатывает по заднему фронту сигнала СИП.

Активное устройство принимает сиг- 15 нал СИП, принимает данные, снимает сигналы ЗУ и "Ввод". Снятие сигнала с входа 15 ЗУ устройства: а) проходя через элемент НЕ З,подготавливает элемент И 24 первого бло- 20 ка анализа к появлению сигнала на входе 14 BY устройства, т.е, к началу нового цикла; б) формирователь 12 формирует импульс сравнения значений счетчика 25 и регистра 27 констант шестого блока анализа (100 нс), если "больше", то срабатывает триггер 28 этого блока и загорается шестой светодиод 2, что означает превышение длительности меж- 30 ду сигналами НСИП и КЗУ, а также вырабатывается сигнал "Останов" процессора, в противном случае нарушения длительности нет. Снятие сигнала с входа 18 "Ввод" устройства приводит к формированию импульса на формирователе 8, по которому происходит сравнение значений счетчика 25 и регистра

2? констант пятого блока анализа

{150 нс), если "больше", то срабаты- 40 вает триггер 28 этого блока и загорается пятый светодиод 2, что означает превышение длительности между сигналами НСИН и КВВОД, а также вырабатывается сигнал Останов процессора,, 45 в противном случае нарушения длительности нет.

Пассивное устройство снимает сигнал СИП, завершая операцию передачи данных. Снятие сигнала с входа 20 СИП 50 устройства: а) запрещает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 восьмого блока анализа, фиксируя тем самым время между 55 началом и концом сигнала СИП; б) формирователь 10 по заднему фронту сигнала СИП формирует импульс, 28 6 который поступает: 1) на вход управления схемы 26 сравнения восьмого блока анализа„ которая сравнивает значения счетчика 25 и элемента 27 констант восьмого блока анализа (150 нс), если "больше", то срабатывает триггер 28 этого блока и загорается восьмой светодиод 2, что означает превышение длительности сигнала СИП, а также вырабатывается сигнал "Останов" процессора; 2) на вход триггера 11, потенциал с которого разрешаеr прохождение импульсов через элемент И 24 на счетный вход счетчика 25 седьмого блока анализа, Активное устройство снимает сигнал СИА по заднему фронту сигнала

СИП, завершая канальный цикл Ввод .

Снятие сигнала с входа 16 СИА устройства:

a) запрещает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 седьмого блока анализа и фиксирует длительность между сигналами КСИП и КСИА; б) формирователь 5 по заднему фронту сигнала СИА формирует импульс, ко" торый поступает: 1) на вход "Сброс" триггера 11; 2) через элемент задержки 13 на выход 23 устройства, по которому производится подготовка всех элементов к новому циклу; 3) на управляющий вход схемы 26 сравнения седьмого блока. анализа, которая сравнивает значения счетчика 25 и регистра 27 констант седьмого блока анализа (100 нс), если "больше", то срабатывает триггер 28 этого блока и загорается седьмой светодиод 2, что означает превышение длительности между сигналами КСИП и КСИА, а также вырабатывается сигнал "Останов процессора.

Функции синхронизации интерфейса

"Общая шина" при передаче адреса и: приема (передачу данных выполняют сигналы управления каналом СИА, ПУСЕ

ЗУ, ВВОД, ВЫВОД и СИП). Последовательность операций при выполнении обмена данными между ценгральным процессором (ЦП) и памятью аналйгична последовательности операций при выполнении обмена между ЦП и внешним. устройством, Цикл "Вывод" аналогичен операции записи, а цикл Ввод" — считыванию. Различие между этими цикла- ми заключается только в сопровождении сигналом ВЫВОД или ВВОД, поэтому в

7 132402 предлагаемом устройстве сигналы ВВОД и ВЫВОД объединены на элемент ИЛИ 7.

Временная диаграмма выполнения цикла

"Вывод" представлена на фиг.2 (описание цикла "Вывод" не приведено).

Формула изобретения

Устройство для временного контроля сигналов интерфейса, содержащее три элемента НЕ, формирователь импуль О сов и триггер, о т л и ч а ю щ е е— с я тем, что, с целью повышения достоверности контроля, оно содержит восемь блоков анализа, три формирователя импульсов, два элемента ИЛИ и 15 элемент задержки, причем первые входы с первого по восьмой блоков анализа подключены к тактовому входу устройства, выходы с первого по восьмой блоков анализа. подключены к выкоду 2р

"Останов" устройства и соответственно с первого по восьмой элементам индикации, вторые входы первого и второго блоков анализа подключены к входу устройства для подключения и вы- 25 ,ходу обращения к внеппуим устройствам контролируемого интерфейса, третий вход первого блока анализа соединен с выходом первого элемента НЕ, вход которого и четвертый вход первого jg блока анализа подключены к входу устройства для подключения к выходу установки .адреса контролируемого интерфейса, третий вход второго блока анализа соединен с выходом второго зле- 5 мента НЕ, вход которого, четвертый вход второго блока анализа и второй вход третьего блока анализа подключены к входу устройства для подклюния к выходу Синхронизация активная" 4р контролируемого интерфейса, группа входов первого элемента ИЛИ является группой входов устройства для подключения к шине адреса данных контролируемого интерфейса, выход первого элемента ИЛИ соединен с третьим входом третьего блока анализа, первый и второй входы второго элемента ИЛИ являются входами устройства для подклю" чения соответственно к выходам "Ввод" 5О и "Вывод" контролируемого интерфейса, выкод второго элемента ИЛИ соединен с четвертым входом третьего блока анализа и вторым входом четвертого блока анализа, третий вход которого соединен с выкодом третьего элемента HR

8 8 вход которого, четвертый вход четвертого блока анализа, вторые входы пятого и шестого блоков анализа подклю" чены к входу устройства для подключения к выходу "Синхронизация пассивная" контролируемого интерфейса, третий вход пятого блока анализа и вход первого формирователя импульсов подключены к выходу второго элемента ,ИЛИ, выход первого формирователя импульсов соединен с четвертым входом пятого блока анализа, четвертый вход через второй формирователь. импульсов и третий вход шестого блока анализа подключен к входу устройства для подключения к выходу установки адреса контролируемого интерфейса, вход третьего формирователя импульсов и второй вход седьмого блока анализа подключены к входу устройства для подключения к выходу "Синхронизация активная" контролируемого интерфейса выход .триггера соединен с третьим входом седьмого блоха анализа, выход третьего формирователя импульсов соединен с R-входом триггера, четвертым входом седьмого блока анализа и через элемент задержки с выходом конца цикла устройства, второй, и третий входы восьмого блока анализа и вход четвертого формирователя импульсов подключены к входу устройства для подключения к выходу "Синхронизация пассивная" контролируемого интерфейса, выход четвертого формирователя импульсов соединен с четвертым входом восьмого блока анализа и с S-входом триггера, причем каж- дый блок анализа содержит элемент И, счетчик, регистр константы, схему сравнения и триггер останова выход которого является выходом i-ro блока анализа (i=i;8), первый, второй и третий входы элемента И являются соответственно первым, вторым и третьим входами i-ro блока анализа, выход элемента И соединен со счетным вхо" дом счетчика, выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которой соединен с выходом регистра константы, вход триггера останова соединен с выходом схемы сравнения, управляющий вход которой подключен к четвертому входу i-го блока анализа.

1324028

Составитель Д. Ванюхин

Техред И. Попович

Редактор А.Огар Корректор Н. Король

Заказ 2966/52. Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæroðîä, ул,Проектная,4