Преобразователь параллельного кода в последовательный

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в цифровых системах передачи данных. Цель - расширение функциональных возможностей преобразователя за счет преобразования последовательного кода в параллельный и упрощение его перестройки . Преобразователь содержит узел памяти информации, узел контроля по модулю два, индикатор, счетчик адреса, формирователь сигнала пуска, блок ключей управления, формирователь сигнала сброса, регистр сдвига, интерфейс вывода последовательного кода, интерфейс ввода параллельного кода, генератор, ключ, делитель частоты , коммутатор тактовых частот и триггер. Благодаря введению интерфейса ввода последовательного кода, интерфейса вывода параллельного кода, блока переключателей, блока ключей, коммутатора импульсов, распределителя импульсов, дешифратора управляющих сигналов, распределителя тактов, счетчика шага операции, счетчика циклов , переключателя, счетчика шага сеанса и узлов памяти &ода обеспечиваются универсализация преобразователя и упрощение его перестройки с одного режима на другой. 5 ил. (Л &0 со со 00 UD О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1339896 А1 (51)4 H 03 M 9 00

О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ЬН3Л Р."! Т" «А

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4013475/24-24 (22) 23. 12. 85 (46) 23.09.87. Бюл. У. 35 (72) Б.Я. Мархасев (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 898419, кл. Н 03 М 9/00, 1980.

Блок выдачи последовательного кода M200/Т1 ГО1. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ (57.) Изобретение относится к вычислительной технике и автоматике и может быть использовано в цифровых системах передачи данных. Цель— расширение функционаЛьных воэможностей преобразователя за счет преобразования последовательного кода в параллельный и упрощение его перестройки. Преобразователь содержит узел памяти информации, узел коитроля по модулю два, индикатор, счетчик адреса, формирователь сигнала пуска, блок ключей управления, формирователь сигнала сброса, регистр сдвига, интерфейс вывода последовательного кода, интерфейс ввода параллельного кода, генератор, ключ, делитель частоты, коммутатор тактовых частот и триггер. Благодаря введению интерфейса ввода последовательного кода, интерфейса вывода параллельного кода, блока переключателей, блока ключей, коммутатора импульсов, распределителя импульсов, дешифратора управляющих сигналов, распределителя тактов, счетчика шага операции, счетчика циклов, переключателя, счетчика шага сеанса и узлов памяти Йода обеспечиваются универсализация преобразователя и упрощение его перестройки с одного режима на другой. 5 ил.

1 123

Изобретение относится к вычислительной технике и автоматике и может быть использовано вцифроных системах передачи данных, Цель изобретения — расширение функциональных возможностей преобразователя за счет преобразования последовательного кода н параллельный и упрощение перестройки преобразо° вателя.

На фиг. 1 приведена функциональная схема преобразователя параллельного кода в последовательный; на фиг. 2 временные диаграммы работы коммутатора импульсов в различных режимах; на фиг. 3 — микропрограммы и временные диаграммы работы для операций

/ выдачи и приема первого и второго . узлов памяти кода; на фиг. 4 — микропрограммы и диаграммы работы для четырех видов сеансов третьего узла памяти кода; на фиг. 5 — вре менные диаграммы сигналов преобразователя для этих четырех видов сеансов.

Преобразователь параллельного кода в последовательный содержит узел 1 памяти информации, узел 2 контроля по модулю два, индикатор 3, счетчик

4 адреса, формирователь 5 сигнала пуска, блок 6 ключей управления, формирователь 7 сигнала сброса, регистр 8 сдвига, интерфейс 9 вывода последовательного кода., интерфейс 10 ввода параллельного кода, генератор

11, интерфейс 12 ввода последовательного кода, интерфейс 13 вывода параллельного кода, блок 14 переклю— чателей, блок 15 ключей, коммутатор

16 импульсов, распределитель 17 импульсов, дешифртор 18 управляющих сигналон, первый узел 19 памяти кода, второй узел 20 памяти кода, счетчик 21 шага операции, счетчик 22 циклов, переключатель 23, третий узел 24 памяти кода, счетчик 25 шага сеансов, распределитель 26 такта, триггер 27, коммутатор 28 тактовых частот, делитель 29 частоты, ключ 30, первые и второй информацион-ные входы 31 и 32, перный и второй управляющие входы 33 и 34, вход

35 "Пуск", первый и вторые выходы

36 и 37.

Узел 1 памяти информации является оперативным запоминающим устройством (ОЗУ). На его первые входы подается информация при ручной записи (с клавиатуры), вторые входы—

9896

З

ЗО

55 адресные, третий вход и первый выходконтрольные, через них формируются, запоминаются и проверяются контрольные разряды узлом 2 контроля. Четвертые входы узла 1 предназначены для ввода информации через блок 15 ключей, пятый вхОд — управляющий: по сигналу на этом входе производится запись информации в узел 1 при ее наличии на четвертых входах и чтение из узла 1 через вторые выходы, если на четвертых входах информации нет.

Индикатор 3 позволяет визуально контролировать информацию слова двойной длины, при этом одно слово подается изрегистра 8сднига, другое слово — из узла 1 памяти информации.

Счетчик 4 адреса — последовательный двоичный счетчик, первые его входы — входы ручной установки необходимого адреса, второй и третий входы — входы сброса в исходное состояние, четвертый вход — счетный на выходы поступает параллельный двоичный код, осуществляющий в процессе счета последовательный перебор всех адресов памяти для узла 1 папяти информации.

Формирователь 5 сигнала пуска формирует по нторому выходу потенциальный сигнал разрешения работы преобразователя по сигналу пуска с блока 6 по первому входу или по внешнему сигналу с второго входа (нход 35 "Пуск" ). По третьему входу поступает сигнал возврата, снимающий сигнал разрешения работы преобразователя после снятия сигнала пуска.

По первому выходу выдается сигнал блокирования блока 6 после пуска преобразователя . Блок 6 ключей управления позволяет сигналом по первому выходу производить пуск преобразователя, сигналами по вторым выходам — ручной набор слова информации и запись его н узел 1 памяти, сигналами по третьим выходам — ручную установку любого кода адреса и запись его н счетчик 4 адреса. Все эти операции блокируются при появлении сигнала разрешения работы на первом входе блока 6.

Формирователь 7 сигнала сброса формирует на выходе импульсы сброса из фронта сигнала разрешения работы. со своего первого входа или из фронта сигнала возврата с второго вхоДа.

1339896

Регистр 8 сдвига служит буферным регистром памяти и преобразователем . последовательного кода в параллельный, а параллельного кода в последовательный. С его помощью производится 5 упаковка и распаковка слов параллельного кода с разрядностью, меньшей длины регистра. Первый вход — вход тактовых импульсов сдвига, первый выход — выход последовательного кода, 0 вторые входы и выходы служат для параллельного ввода и вывода информации, третий вход — вход записи последовательного кода, четвертый входвход параллельного сброса регистра 8. 15

Интерфейс 9 вывода последователь- ного кода по синхроимпульсам, поступающим на первый вход, преобразует уровни и форму сигнала последовательного кода с второго входа к виду, необходимому для выдачи на первый выход (выход 36), третий вход — вход управления интерфейсом 9, второй выход — выход реакции интерфейса 9.

Интерфейс 10 ввода параллельного кода преобразует уровни входного параллельного кода со своих первых входов (входы 31) к уровням, принятым в преобразователе по первым выходам, второй вход служит для внешнего уп30 равления, второй выход — выход реакции интерфейса 10, третьи входы— входы управления интерфейсом 10.

Генератор 11 вырабатывает на выходе основную, самую высокую, тактовую частоту для работы устройства, сигнал на входе запирает или отпирает генератор 11.

Интерфейс 12 ввода последовательного кода преобразует уровни и вид входного последовательного кода со своего второго входа (вход 32) к уровням и виду, принятым в преобразователе по третьему выходу, первый выХОД ВЫХОД СИНХРОИМПУЛЬСОВ, BTOPOH

45 выход — выход реакции интерфейса 12, первые входы — входы управления интерфейсом 12.

Интерфейс 13 вывода параллельного кода преобразует уровни параллельного

50 кода с первых входов к уровням и виду, необходимым для выдачи на вторые выходы (выходы 37), второй входвход управления интерфейсом 13, первый выход — выход реакции интерфей55 са 13.

Блок 14 переключателей подключает к своим выходам первые или вторые входы по сигналам на третьем и четвертом (управляющих) входах соответственно.

В блоке 15 ключей первые входы подключаются к выходам по сигналу на втором входе.

Коммутатор 16 импульсов в зависимости от сигнала на управляющих (первом и вторых) входах переключает импульсы с третьих входов на различные выходы для обеспечения записи или чтения информации. С второго выхода снимается сигнал сброса регистра 8, с шестого — сигнал чтения памяти в регистр 8, с седьмого— сигнал записи в регистр 8 с интерфейса 10, с пятого — сигнал записи памяти с регистра 8, с третьего— сигнал выборки памяти, с четвертогосигнал перевода счетчика 4 адреса, с первого — сигнал квитанции об окончании работы памяти (фиг. 2).

Распределитель 17 импульсов представляет собой цепочку одновибраторов и по фронту импульса на входе выдает на выходы несколько сдвинутых во времени импульсов.

Дешифратор 18 управляющих сигналов по сигналам на входах выдает выходные сигналы: по первому выходу— сигнал "Запись", по вторым выходам— сигналы выбора частоты и синхроимпульсов, по третьему выходу — сигнал вызова операции, по четвертому выходу — сигнал останова генератора.11, по пятым выходам — сигналы выбора интерфейса, по шестому выходу — сигнал возврата сеанса, по седьмому выходу — сигнал работы с памятью информации узла 1 (фиг. 3 и 4) °

Первый узел 19 памяти кода представляет собой постоянное запоминающее устройство (ПЗУ) с микропрограммой операции выцачи. На первые входы поступает двоичный код шага операции — адрес соответствующего слова памяти, второй вход — вход разрешения работы памяти, первый выход — выход сигнала возврата операции, вторые выходы- выходы слова памяти, формирующего управляющиесигналы, Второй узел 20 памяти кода — аналогичное ПЗУ с микропрограммой операции приема, с аналогичными функциями входов и выходов (фиг. 4).

Счетчик 21 шага операции — последовательный двоичный счетчик, его пер. вый вход — счетный вход тактов, второй и третий входы -- входы сброса в исходное состояние, с выхода счет— чика 21 поступает последовательно изменяющийся параллельный двоичный код.

Счетчик 22 циклов — последовательный двоичный счетчик, его второй вход — счетный, первый и третий входы — входы сброса в исходнсе состо- яние, выходы — выходы сигналов достижения заданного состояния, т.е. отсчета заданного числа.

Переключатель 23 — коммутатор, в зависимости от сигнала на управляющем втором входе подключающий к выходу один из своих первых входов.

Третий узел 24 памяти кода представляет собой ПЗУ с микропрограммой сеанса. На его входы поступает -.двоичный код шага сеанса - адрес соответствующего слова памяти, первый выход — выход возврата,, вторые выходы — выходы слова памяти, формирующего управляющие сигналы (фиг. 5).

Счетчик 25 шага сеанса — после- довательный двоичный счетчик, его первый вход — счетный вход тактов, второй и третий входы — вхоцы сброса в исходное и заданное состояние соответственно, с выходов счетчика. ?5 поступает последовательно изменяющийся параллельныи двоичный код, Распределитель 2б тактов в зависимости от сигнала на управляющем четвертом входе передает тактовые импульсы на первый или второй выход с входов, соединенных по схеме ИЛИ.

На первый вход поступает сигнал квитанции памяти, на второй — сигналы реакции интерфейсов 9, 10, 12 и 13, на третий — внутренняя тактовая частота преобразователя, Триггер 27 вьщает на выход один уровень после установки в исходное состояние сигналами сброса и<> первому и второму входам, и другой после переключения сигналом вызова операции по третьему входу.

Коммутатор 28 тактовых частот по сигналам выбора частоты и выдачи синхроимпульсов на управляющих вторых входах подключает к первому выходу (выходу синхроимпульсов) и к второму выходу (выходу тактовой частоты) сигналы заданных частот с первых входов.

При отсутствии сигналов выбора частоты на выход поступает основная частота.

3р выбор вида и значения тактовой часто5

Делитель 29 частоты делит поступающую на его вход основную частоту и вьщает на выходы несколько тактовых частот с разными коэффициентами деления, Ключ 30 пропускает на выход входные сигналы только при наличии сигнала на третьем управляющем входе, первый и второй входы соединены по схеме ИЛИ. Ha ere первый вход поступает внутренняя основная частота генератора 11, на второй вход — внешняя частота с интерфейса 12 ввода последовательного кода.

Преобразователь работает следующим образом.

После поступления команды пуска формирователь 5 вьщает сигнал разрешения работы, по которому ключ 30 начинает пропускать сигнал основнОй частоты, а формирователь 7 выдает импульс сброса, устанавливающий все счетчики в исходное состояние, При этом дешифратор 18 управляющих сигналов вьщает управляющие сигналы для первого шага сеанса. Затем в зависимости от микропрограмм, записанных в узлах 24, 19 и 20 памяти, происходит ты, выбор интерфейса,, числом шагов сеанса формируются выдержки времени, «а определенных шагах сеанса тактовые импульсы с помощью триггера 27 переключаются на счетчик 21 шага операции и производится прием или выдача информации. При этом по сигналу работы с памятьк> информации распределитель 17 импульсов и переключатель

16 импульсов вырабатывают сигналы, обеспечивающие запись или чтение слова информации для узла 1 памяти информации. При поступлении на интерфейcb! соответствующих кодов выбора они вьщают и принимак>т служебные сиг алы обмена информацией. Микропро.,раммы в узлах 19 и 20 памяти кончаются сигналом возврата операции, сбрасывающим счетчик 21 шага операции. Число таких операций приема или выдачи считается счетчиком 22 циклов, и при прохождении заданного числа слов сигналом со счетчика 22 триггер

27 сбрасывается „сеанс продолжается.

Так как число операций при приеме и выдаче может быть разным, момент сброса для счетчика 22 циклов переклк>чается переключателем 23. По окон-. чании сеанса по сигналу возврата формула изобретения

Преобразователь параллельного кода в последовательный, содержащий интерфейс ввода параллельного кода, первые и второй входы которогс являются соответственно первыми информа- ционными и первым управляющим входа55

7 13398 сеанса сбрасываются все счетчики, и сеанс повторяется. При снятии сигнала пуска сеанс доводится до конца, затем по сигналу возврата формирователь снимает сигнал разрешения рабо5 ты, и преобразователь останавливается.

При работе преобразователя в качестве имитатора сеансов информация записывается вручную с помощью блока 6 в узел 1 памяти информации, и счетчик 25 шага сеансов возвращается в заданное состояние, пропуская операцию приема. При работе преобразователя в качестве контрольного при- 15 емника информации аналогично пропускается операция выдачи, информация контролируется после останова пре.образователя на индикаторе 3 с помощью блока 6 ключей управления. 20

Таким образом, преобразование осуществляется в обе стороны.

При изменении видов кодов и алгоритмов обмена изменяется только содержимое памяти узлов 19, 20 и 24 25 памяти, небольшие переключения могут производиться в интерфейсах. Благодаря использованию свойства цикличности операций объем памяти незначителен, память легко программируется, 30 коррекции операций независимы друг от друга. В преобразователе могут иметься сразу несколько вариантов операций и сеансов, необходимое сочетание может выбираться простым переключением. Благодаря централизации функций управления интерфейсы значительно упрощаются, Применение предлагаемого преобразователя позволяет избежать разра- 40 ботки многочисленных специализированных преобразователей, получить большую экономию средств и времени при возникновении новых требований к обмену информацией, при стыковке 45 разных цифровых устройств в систему.

Возможность работы в режиме контроля и имитации облегчает проверку и наладку устройств системы и связей между ними. 50

96 8 ми преобразователя, генератор, выход которого соединен с первым входом ключа, выход которого соединен с входом делителя частоты, триггер, блок ключей управления, первый выход которого соединен с первым входом формирователя сигнала пуска, второй вход которого является входом 1Пуск" преобразователя, первый и второй выходы формирователя сигнала пуска порключены соответственно к входу блока ключей управления и первому входу формирователя сигнала сброса, вторые и третьи выходы блока ключей управления подключены к первым входам соответственно узла памяти информации и счетчика адреса, выходы которого соединены с вторыми входами узла памяти информации, первый и вторые выходы которого подключены соответственно к входу узла контроля по модулю два и к первым входам индикатора, коммутатор тактовых частот, первый выход которого подключен к первым входам регистра сдвига и интерфейса вывода последовательного кода, выход формирователя сигнала сброса соединен с вторым входом счетчика адреса, выход узла контроля по модулю два подключен к третьему входу узла памяти информации, первый выход регистра сдвига соединен с вторым входом интерфейса вывода последовательного кода, первый выход которого является первым выходом преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей преобразователя за счет преобразования последовательного кода в параллельный и упрощения перестройки преобразователя, в него введены интерфейс ввода последовательного кода, интерфейс вывода параллельногс кода, первый — третий узлы памяти кода, счетчик шага операции, счетчик циклов, счетчик шага сеанса, переключатель, распределитель тактов, дешифратор управляющих сигналов, распределитель импульсов, коммутатор импульсов, блок ключей и блок переключателей, первые входы которого подключены к вторым выходам узла памяти информации, первые выходы чнтерфейса ввода параллельного кода coåäèíåíû с вторыми входами блока переключателей, выходы которого подключены к вторым входам регистра сдвига, вторые выходы которого подключены к вторым входам индикато9 133989б

l0

20 ра, первым входам интерфейса вывоца параллельного кода и первым входам блока ключей, выходы которого соецинены с четвертыми входами узла памяти информации, второй вход ключа подключен к второму выходу формирователя сигнала пуска, первый выход интерфейса ввода последовательного кода соединен с третьим входом ключа, выходы делителя частоты подключены к первым входам коммутатора тактовых частот, второй выход которого соединен с первым входом распределителя тактов, вторые выходы интерфейсов ввода и вывода последовательного кода и интерфейса ввода параллельного кода и первый выход интерфейса выводе параллельного кода объединены и подключены к второму входу распределителя тактов ., первый и второй выходы которого подключены к первым входам соответственно счетчика шага сеанса и счетчика шага операции,,выходы которых соединены соответственно с первыми входами третьего узла памяти кода и с первыми входами первого и второго узлов памяти кода, вторые входы счетчика шага операции и счетчика шага сеанса и первые входы счетчика циклов и триггера объединены и подключены к выходу формирователя сигнала сброса, первые выходы первого и второго узлов памяти кода объединены и подключены к третьему входу счетчика шага операции и второму входу счетчика циклов, выходы которого соединены с первыми входами переключателя, выход которого подключен к второму входу триггера и третьим входам счетчика циклов и счетчика адреса, первый выход третьего узла памяти кода соединен с третьим входом счетчика шага сеанса, вторые выходы первого — третьего узлов памяти коца подключены соответственно к первым, вторым и третьим входам дешифратора управляющих сигналов, первыи выкод которого подключен к вторым входам первого и второго узлов памяти кода и переключателя и к первому входу коммутатора импульсов, первый выход которого соединен с третьим входом распределителя тактов, вторые выходы дешифратора управляющих сигналов соединены с вторыми входами коммутатора тактовых частот, третий выход дешифратора управляющих сигналов подключен к третьему входу триггера, выход которого соединен с четвертым входом распределителя тактов, четвертый выход дешифратора управляющих сигналов соединен с входом генератора, пятые выходы дешифратора управляющих сигналов подключены к вторым входам интерфейса вывода параллельного кода и коммутатора импульсов, к третьим входам интерфейса ввода параллельного кода и интерфейса вывода последовательного кода и к первым входам интерфейса ввода чоследовательного кода, третий выход которого соединен с третьим входом регистра сдвига, шестой выход дешифратора управляющих сигналов подключен к третьему входу формирователя сигнала пуска и второму входу формирователя сигнала сброса, седьмой выход дешифратора управляющих сигналов соединен с входом распределителя импульсов, выходы которого подключены к третьим входам коммутатора импульсов, второй — седьмой выходы которого подключены соответственно к четвертому входу регистра сдвига пятому входу узла памяти информации, четвертому входу счетчика адреса, второму входу блока ключей, к третьему и четвертому входам блока переключателей, второй вход интерфейса ввода последовательного кода является вторым информационным входом преобразователя, третий вход и выход интерфейса вывода параллельного коца являются соответственно вторым управляющим входом и BTopbfM выходом преобразователя.

1339896

Фиг.1 двсяад маюмутатара джаа копнутотора

d игтульеоо

«од интершеиео я лоФ интерааей а ою

Жласс нароллелоноео аааиеь нхгеоооотееьноео коаф краз да@со ною утотора оылао лаъ тутотора

d d аее лайi интеррейеа лао интерфейса ref- re чтение ltd de лоооа аариеь ноиеЯяйтельно-аароллельного юй

Р z

1339896 дыхоР

7 Е2 реп параллельного юРа

8ь/оача лоследобательнаео кооа

//peed оспедоботелоноио кайо у СХ=СЛ прце// аараллаюха- юлж РР- дюйж2 аараллельхо-аоыИ6оательноео кода батеяаиоео хода

/)рограгта

ОООООО

0r/roo

or/r r 0

0ОООО1

Програгюа, Ю/O1OO z/

Р/ О/ОО

О/ О11О а/о/ а/

5-/ ф мрамора

100 0ОО о//ооа z

0111 1 О

100000 ц

Of01ää

О/011 0 5.

000001

Программа Выхда оРа а О ОOOO РРа Ра

0/oo10

011 100

010001

Ррефампа

Р//а /о

1//000

1//000

///О/О тоао

1//000 о//РР!

Ррлраю/а

0/11Ю

00/000

1o1r 00

00/000

00110/ Ч

1339896 дыхоо

Проар от а ааО0000

DfOOOO0

0000110 г-?

0000001

2-2

Ф прием пороллельноео- Идола последобательмоео гаа

Лриуамча

00ИЮ10

1И 0110

D00000D

0000001

2-2

?-3 проервч чд

001 0000

ОПОО00

О1OOOO

OOOOtOO

OOfnOO0

О001000

OOOfDDD

0ODrOOO ооооо01

Приратва

0010 110

D00t 000

000МО0

0000001

6 паиек параллельков-Ва3аиа пораллельио-паслеаитпиюьиоео лида

33w ю Pit itkA л1омР а rrrrprweeerrneu лаЮ

С. ЛИ ii

Ю юю r е ь ю JootlhkA

60 49%t

1339896, Югрорнация

Залрое (быхоо) си (Аио@ инооорнация

П иен лараллельного woo

Вы8ача параллельно-лхюеаооательного кооа аи(бхай) иющонацсю кооа параллельного кооа

Редактор О. Юрковецкая

Заказ 4351/56 Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Информация гт- Т(быход)

an-n((Уход) )отобноеть (Юыкод! инооорнация

Готооносо7ь (Уход) и ндойнация

ГТ-Т(бьаоо)

ЮЮ- К(оход) {1нрорнация гт- Т(Жход)

ВП-К (охра/ инкарнация

Гт-7 (быхо о)

Bf1-К (бхоо) ()Риен параллельного кооа Выдача аослеоооотеяьного кода йриен логлеообательнаго нооа Ьы8ача лараллельноео када

Составитель О. Ревинский

Техред N.Ходанич Корректор В.Бутяга