Устройство для программного управления

 

Изобретение относится к вычислительной технике и может быть использовано для решения логических задач по временным булевым функциям в устройствах управления и автоматики . Цель изобретения - повышение быстродействия устройства. Устройство содержит генератор 1 импульсов, пятый и шестой элементы И 3,4, третий элемент задержки 5, триггер 6, блок памяти 7 начальных условий, блок 10 памяти контрольной информации , дешифратор 13, третий элемент И 14, блок элементов И 15, вторые элементы И 16 и 17, первый элемент ИЛИ 18, блок 22 сравнения, первый элемент И 23, четвертый элемент И 25, второй элемент ИЛИ 26, первый элемент задержки 27. Устройство позволяет управлять исполнительными элементами в соответствии с результатами контроля входной информации. 1 ил. С/)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (Н) А1 (5i) 4 G 05 B 19/18 G 06 F 9/06!

Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2! ) 3940441/24-24 (22) 01,08,85 (46) 30,10,87. Вюл, и 40 (72) С,Н,Зазулин и В,К,Никифоров (53) 621,503,55(088,8 ) (56) Авторское свидетельство СССР

У 993260, кл, G 06 F 9/06, 1 983.

Авторское свидетельство СССР

II 1211723, кл, G 06 F 9/06, 1984, (54 ) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для решения логических задач по временным булевым функциям в устройствах управления и автоматики. Цель изобретения — повышение быстродействия устройства ° Устройство содержит генератор 1 импульсов, пятый и шестой элементы И 3,4, третий элемент задержки 5, триггер 6, блок памяти 7 начальных условий, блок 10 памяти контрольной информации, дешифратор 13, третий элемент

И 14, блок элементов И !5, вторые элементы И 16 и 17, первый элемент

ИЛИ 18, блок 22 сравнения, первый элемент И 23, четвертый элемент И 25, второй элемент ИЛИ 26, первый элемент задержки 27. Устройство позволяет управлять исполнительными элементами в соответствии с результатами с

Ж контроля входной информации. 1 ил, 1348

30

Изобретение относится к вычислительной технике и может быть использовано для решения логических задач по временным булевым функциям в устройcòâàõ управления и автоматики.

Целью изобретения является повыше««ие быстродействия устройства, kla чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит генератор 1

««пульсов, блок 2 коммутации, состоящий из пятого 3 и шестого 4 элементов И, третьего элемента 5 задержки и триггера 6 блок 7 памяти началь- 15

1 ных условий состоящий из счетчиков 8 адреса и узла 9 памяти, блок 10 памяти контрольной информации, состоящий из счетчика 11 команд и узла 12 памяти, дешифратор 13, третий эле — 20 мент И 14, блок 15 элементов И, вторые элементы И 16, 17, элемент ИЛИ 18 второй элемент 19 задержки, регистр 20 памяти, логический блок 21, состоящий из блока 22 сравнения и первого элемента И 23, узел 24 установки начальной информации, состоящий из четвертого элемента И 25 и второго элемента ИЛИ 26, первый элемент 27 задержки.

Устройство работает следующим образом.

Производится начальная установка всех элементов в исходное состояние (".à. чертеже цепь начальной установки не показана,, при этом триггер 6 устанавливается в единичное положение, на перв9м входе элемента И 3 — разрешающий потенциал.

l енератор 1 импульсов вырабатыва- 40 ет импульсы, которые поступают на вторые входы элементов И 3,4. С выхода элемента И 3, управляемого с "еди« ичного плеча триггера 6, импульс поступает через элемент 5 задержки 45 на вход установки триггера 6 в нулевое положение, тем самым на выходе элемента И 3 образуется одиночный импульс, который, поступая на установочный вход счетчика 11 команд, управ- 50 ллющий Bxoö блока 10 памяти контрольной информации, записывает в него с узла 9 памяти блока 7 памяти начальных условий инфор««ацию о начальном адресе первой переменной решаемой

1сонъюнкции.

В узел 12 памяти блока 10 памяти контрольной информации последовательно по адресам записаны команды, со772 2 стоящие из адреса входа (входного элемента И), адреса выхода устройства и признака инвертирования входной пеDeMeHHGH. Дешифратор 13 преобразует код выбранного адреса в управляющий сигнал, подаваемый на входы соответствующих элементов И 14-16. Одновременно сигнал признака инвертирования входной переменной подается на первый вход блока 22 сравнения ° Входные переменные, закодированные цифрами "0" и "1, поступают на информационные входы устройства непосредственно с датчиков.

Наряду с входными переменными на

I вход элемента И 14 подается сигнал с выхода элемента 19 задержки, на входы блока 15 элементов И вЂ” с выхода регистра 20 памяти, По сигналу с дешифратора 13 открывается один иэ входных элементов И 16, входная переменная через элемент ИЛИ 1 8 поступает на второй вход блока 22 сравнения. Если входная переменная совпадает с сигналом признака инвертирования входной переменной, то на выходе блока 22 сравнения образуется разрешаю«ций потенциал, который поступает на

егоpoA вход элемента И 23. Выход

"Признак инверсии" блока 10 памяти контрольной информации подключен к инверсному входу элемента И 23 для предотвращения его ложного срабатывания при определении результата ре«««ения конъюнкции. С выхода генератора 1 импульс через элемент 27 задержки, обеспечивающий исключение влияния разбора параметров срабатывания элементов, поступает на первый вход элемента И 21. При наличии разрешающего потенциала на втором входе элемента И 23 импульс через элемент ИЛИ 26 изменяет адрес счетчика 8 адреса, блока 7 памяти начальной информации ва последующий и переводит триггер 6.

Б узле 9 памяти последовательно по адресам записаны команды, состоящие из начальных условий решаемых конъюнкций, При приходе следующего импульса с генератора 1 импульсов на выходе элемента И 3 вырабатывается сигнал, который производит запись информации с начальных условиях следующей конъюнкции блока 7 памяти начальных условий счетчик 11 команд блока 10 памяти контрольной информации, производится гешение следующей конъюнкции.

1348772 и ,1

I =а а а и и г 1 и где а,....а, 1" ....1 в блок 7 памяти

Если входная переменная не совпадает с сигналом признака инвертирования входной переменной, то. на выходе элемента И 21 вырабатывается запрещающий потенциал, и импульс с элемента 27 задержки на счетчик 8 адреса блока 7 памяти начальных условий не воздействует, т,е. сохраняются условия для дальнейшего решения коньюнкции.

Импульсы с генератора 1 импульсов через элемент И 4 коммутатора (2) поступают на счетный вход счетчика 11, При соответствии п переменных, составляющих конъюнкцию, с признаком инвертирования входной переменной по окончании решения конъюнкции с блока 1О памяти контрольной информации на соответствующем выходе дешиф— ратора !3 появляется сигнал результата логического умножения. Импульс с генератора 1 импульсов через элемент 27 задержки, элемент И 25 (на другом входе которого — разрешающий потенциал с выхода "Признак инвертирования" блока 10 памяти контрольной информации ), элемент ИЛИ 26 поступает на счетный вход счетчика 8 и на вход установки в "1" триггера 6.

Этим подготавливаются условия для установки последующим импульсом с генератора 1 импульсов начальнь|х условий следу1ощей коньюнкции.

Так, для решения функций типа код адреса входной переменной; вычисляемые функции, начальных условий записаны коды начала вычислений и (а, ... а, ), а в блок 10 памяти контрольной информации — адреса входных переменных для каждой фучкции ., ...F п с учетом признака инвертирования.

Устройство проверяет все э.- ементарные произведения, составляющие функцию. Если хотя бы одно из них равно 1, то на выходе дешифратора 13 появляется сигнал, включающий исполнительное устройство.

Элемент !9 задержки позволяет производить решение функций в реальном масштабе времени.

Регистр 20 памяти используется для хранения решенных функций (частей функций), которые могут быть применены для решения других функций, Формула изобретения

Устройство для программного уп— равления, содержащее генератор импульсов, подключенный выходом через первый элемент задержки к первому входу первого элемента И, блок памяти контрольной информации, соединенный выходом "Признак инвертирования с первым входом блока сравнения, выходами "Адрес входа" — с первыми входами дешифратора, а выходом "Признак выхода — с вторым входом дешифратора, подключенного первой группой выходов к первым входам соответствующих вторых элементов И, второй элемент задержки и регистр памяти, соединенные выходами соответственно с первым входом третьего элемента И и с первыми входами блока элементов И, выходы вторых элементов И, третьего элемента И и блока элементов И подключены к входам первого элемента И3!И, соединенного выходом с вторым входом блока сравнения, подключенного выходом к второму входу первого элемента И, вторые входы вторых элементов И, третьего элемента И и блока элементов И являются информационными входами устройства, о т л и ч а ю— щ с е с я тем, что, с целью повышения быстродействия устройства, в него введены блок памяти начальных условий, второй элемент ИЛИ, четвертый элемент И, триггер, третий элемент задержки, пятый и шестой элементы И, подключенные первыми входами к выходу генератора импульса, вторыми входами — соответственно к прямому и инверсному выходам тригг ера, а выходами — соответственно к управляющему и информационному входам блока гамяти контрольной информации, связанного выходом "Признак выхс а" с третьим (инверсным) входом первого элемента И и с первым входом четвертого элемента И, подключенного вторым входом к выходу первого элемента задержки, а выходом — к первому входу второго элемента ШЫ1, соединенного вторым входом. с выходом первого элемента И, а выходом — с информационным входом блока памяти:начальных условий и с единичным в. одом триггера, Составитель Н. Горбунова

Техред Л.Сердюкова Корректор Л.Патай

Редактор A.Ìàêîâñêàÿ

Заказ 5186/45

Тираж 862 Подписное

В)ППП1И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г,ужгород, ул,Проектная 4

1348772 6 подключенного нулевым входом к выхо- группа вторых выходов дешифратора подду третьего элемента задержки, свя- ключена соответственно к входам BTQванного входом с управляющим входом рого элемента задержки и управляющеблока памяти контрольной информации, му входу регистра памяти, группа подключенного адресным входом к вы- третьих выходов дешифратора является

5 ходу блока памяти начальных условий, управляющими выходами устройства.