Устройство для синхронизации биимпульсного сигнала

 

Изобретение относится к технике связи. Цель изобретения - уменьшение времени фазирования при одновременном снижении вероятности ошибки. Устр-во содержит блок проверки 1 на четность, анализатор 2 синфазности, декодер 3 биимпульсного сигнала, блок 4 обнаружения ошибок и блок 5 исправления ошибок. Передаваемые данные в биимпульсном коде поступают на вход декодера 3, на выходах которого формируются следующие сигналы: двоичная информация, последовательность синхронизирующих импульсов и сигнал наличия ошибки в принимаемом символе. Эти сигналы, поступая на блок проверки 1, анализатор 2 и декодер 3, обеспечивают синхронность работы устр-ва. Для исключения влияния ошибок на работу устр-ва введен блок обнаружения 4, а для коррекции однократных ошибок - блок исправления 5. Устр-во по пп. 2-6 ф-лы отличается выполнением блока проверки 1, анализатора 2, декодера 3, блока обнаружения 4 и блока исправления 5, даны их ил. 5 з.п. ф-лы, 6 ил. 11 & (Л Од сл о 00 СлЭ

- СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 Н 04 Ь 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3961959/24-09 (22) 02,10,85 (46) 07.11,87. Бюл, 9 41 (72) Ю.И.Лосев, А.П.Орлов, Б,Д.Сизов, И,А.Шилов и А.И.Федоров (53) 621.394.662 (088.8) (56) Патент США 9 4412329, кл. Н 04 L 7/02, 1983, (54 ) УСТРОИСТБО ДЛЯ СИНХРОНИЗАЦИИ

БИИМПУЛЬСНОГО СИГНАЛА (57),Изобретение относится к технике связи, Цель изобретения — уменьшение времени фазирования при одновременном снижении вероятности ошибки.

Устр-во содержит блок проверки 1 на четность, анализатор 2 синфазности, декодер 3 биимпульсного сигнала, блок 4 обнаружения ошибок и блок 5

„„SU„, 1350837 А1 исправления ошибок. Передаваемые данные в биимпульсном коде поступают на вход декодера 3, на выходах которого формируются следующие сигналы: двоичная информация, последовательность синхронизируюцих импульсов и сигнал наличия ошибки в принимаемом символе.

Эти сигналы, поступая на блок проверки 1, анализатор 2 и декодер 3 обеспечивают синхронность работы устр-ва. Для исключения влияния оши-, бок на работу устр-ва введен блок обнаружения 4, а для коррекции однократных ошибок — блок исправления 5.

Устр-во по пп. 2-6 ф-лы отличается выполнением блока проверки 1, аналиф затора 2, декодера 3, блока обнаружения 4 и блока исправления 5, даны их ил. 5 з,п. ф-лы, 6 ил, 1350837

15

30

35 ао

50

Изобретение относится к технике связи и может быть использовано в системах передачи данных, использующих самосинхриниэирующиеся коды, в частности в волоконно-оптических линиях связи.

Целью изобретени является уменьшение времени фазирования при одновременном снижении вероятности ошибки.

На фиг.1 представлена структурная электрическая схема устройства для синхронизации биимпульсного сигнала; на фиг.2 — структурная электрическая схема блока проверки на четность: на фиг.3 — структурная электрическая схема анализатора синфазности; на фиг.4 - схема декодера биимпульсного сигнала," на фиг.5 — блок обнаружения ошибки; на фиг. 6 — блок исправления ошибок.

Устроцство синхронизации биимпульсного сигнала содержит блок 1 проверки на четность, анализатор 2 синфазности, декодер 3 биимпульсного сигнала, блок 4 обнаружения ошибок и блок 5 исправления ошибок.

Блок 1 проверки на четность (фиг.2) содержит первый регистр 6 сдвига, декодер 7, элемент И 8, второй регистр 9 сдвига и дешифратор 10, Анализатор 2 синфазности (фиг.3) содержит регистр 11 сдвига,, m дешифраторов 12 (где m = 1,2...,) и триггер 13.

Декодер 3 биимпульсного сигнала (фиг.4) содержит дифференцирующий блок 14, три элемента И 15-17, элемент И-НЕ 18, три элемента ИЛИ 1 9-21 триггер 22, ждущий мультивибратор

23 и линию 24 задержки.

Блок 4 обнаружения ошибок(фиг. 5) содержит триггер 25, элемент И 26 и элемент ИЛИ 27.

Блок 5 исправления ошибок (фиг,6) содержит два счетчика 28 и 29 импульсов, дешифратор 30, два элемента И

31 и 32 и инвертор 33, Устройство работает следующим образомм.

Передаваемые данные, представленные в биимпульсном коде, поступают на вход декодера 3 биимпульсного сигнала. С помощью дифференцирующего блока 14 осуществляется дифференциро вание фронтов принимаемых посылок, На первом выходе этого блока форми— руются импульсы положительной полярности, соответствующие отрицательным импульсам дифференцирования, а на втором выходе — положительным импульсам дифференцирования. Для выработки синхронизирующих импульсов (СИ) из, принимаемых данных используется свойство биимпульсного сигнала — наличие обязательного перехода в значениях импульсов по середине битового интервала. Исключение непериодических импульсов дифференцирования, формируемых в начале или в конце биимпульсного сигнала, осуществляется с помощью первого 15 и второго 16 элементов И и ждущего мультивибратора

23, на инверсном выходе которого формируется сигнал, запрещающий прохождение через первый 15 и второй 16 элементы И импульсов дифференцирования, имеющих период следования, меньший тактовой частоты, Для нормальной работы декодера в этом случае необходимо, чтобы в начале передаваемых данных следовал нулевой символ, В этом случае запуск ждущего мультивибратора 23 осуществляется по импульсу дифференцирования, находящемуся в середине битового интервала.

В противном случае нормальная работа декодера будет восстановлена только

I после смены значений символов в принимаем гх данных. Выделение двоичной информации осуществляется с помощью триггера 22, При этом используется свойство биимпульсного сигнала — наличие отрицательного импульса дифференцирования в середине битового интервала для приема единичного символа и положительного импульса при приеме нулевого символа. С этой целью первый выход дифференцирующего блока 14 черех первый элемент И IS соединен с входом установки триггера

22 в единичное состояние, а второй выход дифференцирующего блока 14 через второй элемент И 16 — с входом установки его в нулевое состояние, Искажение принимаемых посылок вызывает невыделение СИ и тем самым приводит к нарушению работы декодера.

Исключение влияния ошибок на работу декодера обеспечивается путем вставки СИ из предыдущего такта. Для этих целей используется линия 24 задержки, которая обеспечивает задержку СИ, формируемого в предыдущем такте, на период следования СИ„ Вставка СИ происходит с помощью второго элемента

1 350837 ИЛИ 20, на выходе которого формируется последовательность импульсов, управляющих работой ждущего мультивибратора 23. Фиксация факта отсутствия СИ, а следовательно, и наличия ошибки происходит с помощью элемента .И-НЕ 18 и третьего элемента И 1?. В этом случае при наличии сигнала высокого уровня на выходе элемента И-НЕ

18 в момент выработки СИ на выходе третьего элемента И 17 формируется сигнал наличия в принимаемом символе ошибки. По этому сигналу через третий элемент ИЛИ 21 осуществляется запись в искаженный бит нулевого символа, Таким образом, на выходе декодера 3 биимпульсного сигнала формируются следующие сигналы: на втором выходе — двоичная информация, на первом — последовательность синхронизирующих импульсов, на третьем выходе — сигнал наличия ошибки в принимаемом символе.

Выработка последовательности СИ необходима для обеспечения синхронной работы устройства. Эти сигналы поступают на первые входы блока 1 проверки на четкость, анализатора 2 синфазности и блока 5 исправления ошибок. Двоичная информация поступает на второй вход блока 1 проверки на четность, где осуществляется ее запись в первый регистр 6 сдвига, Разрядность этого регистра выбирается равной десяти и-разрядных сообщений (как показывают проведенные рассчеты, такая разрядность регистра обеспечивает вьщеление синфазного приема сообщений до момента поступления первого принимаемого символа в последний разряд регистра). При приеме данных в первый регистр 6 сдвига параллельным способом осуществляется проверка группы из и символов на четность. В этом спучае, когда в этой группе соблюдается условие четности на выходе декодера. 7, формируется положительный импульс, который через элемент И 8 и элемент

ИЛИ 27 (блока 4 обнаружения) поступает на третий вход второго регистра

9 сдвига и на второй вход регистра

11 сдвига (анализатора 2 синфазности ).

С помощью второго регистра 9 сдвига осуществляется последовательное выделение из сигналов, формируемых на выходе декодера 7 (моментов четно-.., сТи), только тех, которые имеют пе5

55 риод следования, равный длительности сообщения, В начальный момент функционирования устройства или при потере синфазного приема (наличие во .всех разрядах второго регистра сдвига нуле@) с помощью дешифратора 10 выделяющего это состояние, осуществляется зались во все разряды этого регистра единиц (разрядность р егистр а совпадает с числом символов в сообщении). С помощью элемента И 8 происходит циклическая перезапись в этот регистр только тех моментов четности, которые совпадают.по времени с единичным сигналом на выходе второго регистра

9 сдвига. В результате этого через некоторое время в регистре остается только одна единица, которая в момент поступления ее на вход элемента

И 8 соответствует приему бита проверки на четность. Вывод о напичии синфазности приема и выработки импульса цикловой синхронизации осуществляется с помощью анализатора 2 синфазности. Это происходит следующим образом, Все вьщеленнные на выходе элемента И 8 моменты четности записываются в регистр 11 сдвига, разрядность которого выбирается равной также десяти и-разрядных слов, Вывод о наличии синфазности приема делается в том случае, когда хотьбы только в m†- 2-м дешифраторе . 12 выделяется комбинация 0....1, а в этот момент времени на п-е входы всех m-3 дешифраторов 12 поступают единицы (разрядность этих дешифраторов совпадает с разрядностью сообщения), т.е делается вывод .о том, что вьщелено местоположение бита проверки на четность. Выработка сигнала цикловой синхронизации осуществляется с помощью m-го дешифратора 12.

Сигнал,о синфазной работе устройства формируется на инверсном выходе триггера.13, который устанавливается в нулевое состояние сигналами с выхода

m-го дешифратора 12. Вывод об утере синфазного приема делается при наличии на прямом выходе триггера 13 единичного сигнала. установка триггера 13 в единичное состояние осуществляется по сигналу с .выхода (m-1)-го дешифратора 12, который выделяет из регистра 11 сдвига комбинацию, состоящую из одних нулей, Таким образом, на выходе анализатора

2 синфазности формируются три сигна50837

1В

Д3

5 13 ла. На первом выходе формируется сигнал цикловой синхронизации, по которому происходит разделение принимаемых символов на сообщения. Соответ.— ственно на втором и третьем вьг одах формируются сигнал синфазной и несинфазной работы устройства, Если учитывать то, что разрядность первого регистра 6 сдвига выбрана равной десяти п-разрядных слов, то значение m следует выбирать равным 12.

Возникновение ошибки в принимаемом сообщении может привесты к неви-делению бита проверки на четность, в результате чего во втором регистре

9 сдвига происходит стирание единичного символа, указывающего местополо жение бита проверки на четность. В этом случае устройство переходит в режим поиска синфазного положения, Во все разряды второго регистра 9 сдвига записываются единицы и осуществляется последовательное выделение сигнала цикловой синхронизации (как было указано ранее). Организация и проведение этого режима связаны с утерей ряда сообщений или органиэацией их переспроса.Все это приводит к уменьшению пропускной способности устройства и увеличению удельного времени нахождения его в режиме фазирования. Для исключения влияния ошибок на работу устройства введен блок 4 обнаружения ошибок.

Для коррекции однократных ошибок введен блок 5 исправления ошибок.

При обнаружении ошибки устройство функционирует следующим образом. По сигналу о наличии ошибки в принимаемом символе (третий выход декодера

3 биимпульсного сигнала ), поступающему на второй вход блока 5 исправления ошибок, и при синфазной работе устройства (сигнал на втором выходе анализатора 2 синфазности ) на выходе первого элемента И 31 (в блоке 5 исправления ошибок ) формируется сигнал наличия ошибки, который поступает на четвертый вход блока 4 обнаружения ошибок. По этому сигналу осуществляется установка триггера 25 в единичное состояние, по сигналу с прямого выхода которого разрешается прохождение с п31-го выхода второго регистра 9 сдвига единичного сигнала (момента четности )при налячии ошибки через элемент И 26 на выход блока. В этом случае исключается воэможность стирания сигнала, указывающего местоположение бита проверки на четность, элементом И 8 при нарушении условия четности в принимаемом сообщении. Коррекция ошибки осуществляется слепующим образом, По сигналу с выхода первого элемента И 31 происходит обнуление и запуск раты второro счетчика 29 импульсов (происходит определение номера искаженного символа в сообщении ), сброс и запись единицы в первый счетчик 28 импульсов, По сигналу цикловой сичхронизации (конец принимаемого сообщения на четвертый вход блока) осуществляется останов работы счетчиков 28 и

29 импульсов. При обнаружении ошибки в декодере 3 биимпульсного сигнала в искаженный бит записывается нулевой символ, однако 3 этом случае может произойти исправление ошибки (т,е. значение символа записано верно ). Правильность записи в этом случае контролируется с помощью декодера 7, Если на выходе элемента И 8 в этом случае появляется единичный сигнал, то считается, что значение символа вписано верно, В противном случае на выходе второго элемента

И 32 формируется управляющий сигнал, по которому в соответствии с показа,ниями второго счетчика 29 импульсов на одном из выходов дешифратора 30 формируется единичный сигнал, кото рый и записывается в соответствующий разряд первого регистра 6 сдвига (блок 1 проверки на четность ). Если в сообщении обнаружено две и более ошибок (проверка на четность в этом случае не может быть использована для коррекции ошибок, подсчет числа ошибок происходит с помощью первого счетчика 28 импульсов) происходит отказ о т коррекции ошибки, сброс и останов работы второго счетчика 29 импульсов. Потребителю с третьего выхода блока 5 исправления ошибок поступает сигнал о налички ошибки, которая не корректируется кодом, формула изобретения

1. устройство для синхронизации биимпульсного сигнала, содержащее блок проверки на четность и- анализатор синфазности, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени фазирования при одно37

7 13508 временном снижении вероятности ошиб— ки, введены блок обнаружения ошибки, блок исправления ошибки и декодер биимпульсного сигнала,.вход которого

5 является информационным входом устройства для синхронизации биимпульсного сигнала, а первый, второй и третий выходы подключены соответственно к синхронизирующим входам анализатора синфазности, блока проверки на четность и блока исправления ошибки, к информационному входу блока проверки на четность и информацион7 ному входу блока исправления ошибки, к управляемому входу которого подключен управляющий вход блока обнаружения ошибки и первый выход блока проверки на четность, к управляющему входу которого подключен первый выход блока исправления ошибки, к входу сигнала цикловой синхронизации которого подключен вход сигнала цикловой синхронизации блока обнаружения о1пибки и первый выход анализато- 25 ра синфазности, второй выход которого соединен с вторым синхронизирующим входам блока исправления ошибки, второй выход которого соединен с первым информационным входом блока обна- gp ружения ошибки, к второму информационному входу которого подключен второй выход блока проверки на четность; к второму информационному входу которого подключен информационный вход анализатора синфазности и выход блока обнаружения ошибки, 2. Устройство по п,1, о т л и ч а ю щ е е с я тем, что блок проверки на четность содержит последо- 4п вательно соединенные первый регистр сдвига, первые входы которого являются управляющим входом блока проверки на четность, второй вход — информационным входом блока проверки на 45 четность, декодер и элемент И, к второму входу которого подключен выход второго регистра сдвига и второй выход блока проверки на четность, а выход является первым выходом блока 5О проверки на четность, а также последовательно соединенные второй регистр

1 сдвига, синхронизирующий вход которого подключен к синхронизирующему входу первого регистра сдвига и явля-. ется соответствующим входом блока проверки на четность, и дешифратор, выход которого соединен с управляющИм входом второго регистра сдвига, информационньп» вход которого является информационным входом блока проверки на четность, 3, Устройство по п.2, о т л и ч а ю щ е е с я тем, что анализатор синфазности содержит регистр сдвига, m дешифраторов (где ш — 1, 2„ 3...) и триггер, входы которого соединены соответственно с выходом in- и (m-1)-ro дешифраторов, а выход является вторым выходом анализатора синфазности, причем регистр сдвига имеет (m-2) группы по и разрядов каждая,. выходы которых соединены с соответствующими входами (m-2) — х цешифраторов, выходы которых, а также и-й выход каждой группы соединены с соответствующими входами

m-го дешифратора, выход которого является первым выходом анализатора синфазности и подключен к первому входу триггера, к второму входу которого подключен выход (m-1)-го дешиф: ратора, входы которого объединены с входами (ш-2)-го дешифратора, а первый и второй входы регистра сдвига являются синхронизирующими и информационным входами анализатора синфазности °

4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что декодер биимпульсного сигнала содержит дифференцирующий блок, вход которого является входом декодера биимпульсного сигнала, а первый и второй выходы соединены соответственно с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первыми входами триггера и первого элемента ИЛИ, и первым входом третьего элемента ИЛИ и вторым входом первого элемента ИЛИ, выход которого соединен с первыми входами элемента И-НЕ и второго элемента ИЛИ и через линию задержки с вторыми входами элемента И-НЕ и второго элемента ИЛИ, выход которого является вторым выходом декодера биимпульсного сигнала и соединен с первым входом третьего элемента И и через ждущий мультивибратор с вторыми входами первого.и второго элементов И, к второму входу третьего элемента И подключен выход элемента ИНЕ, а выход третьего элемента И является третьим выходом декодера биим-, пульсного сигнала и подключен к,второму входу третьего элемента ИЛИ

1350837 выход которого соединен с вторым вхо-. дом триггера, выход которого является первым выходом декодера биимпульсного сигнала.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок обнаружения ошибок содержит элемент И, первый вход которого является первым .информационным входом блока обнару- 1п жения ошибки, к второму входу под— ключен выход триггера, первый и второй входы которого являются соответственно вторым информационным и синхрониэирующим входами блока обнаруже- 16 ния ошибок, а выход элемент,а И соединен с первым входом элемента ИЛИ, второй вход которого является управляющим входом блока обнаружения ошибок, а выход элемента ИЛИ является выходом блока обнаружения ошибки.

6. Устройство по п.1, о т л и ч а ю щ е .е с я тем, что блок исправления ошибок содержит последовательно соединенные второй счетчик и дешифратор, выходы которого .являются первым выходом блока обнаружения ошибок, а к управляющему входу через первый вход второго элемента И и инвертор подключен управляющий вход блока исправления ошибок, второй вход второго элемента И является входом цикловой синхронизации блока исправления ошибок и соединен с соответствующими входами первого и второго счетчиков импульсов, к входу сброса которого подключен выход первого счетчика импульсов, к входу синхронизации которого подключен соответствующий вход второго счетчика и является входом сигнала синхронизации блока исправления ошибок, а к объединенным информационным входам первого и второго счетчиков через первый и второй входы элемента

И подключены соответствующие входы блока исправления ошибок.

1350837

Физо

8wxa81

Со ст авитель И. Гр аци ан ская

Редактор Н.Лазаренко Техред М.Ходанич,Корректор М.Шароши

Заказ 5299/57 Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, E-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4