Сдвиговое устройство с самоконтролем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 С 11 С 19/00 29/00

ВСЕСОЮЗНАЯ

i l3,,,„13 аааЛЩТрКС

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

11 12 13 14 1Я

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3982259/24-24 (22) 02. 12.85 (46) 30. 11. 87. Бюл. № 44 (71) Харьковский политехнический институт им. В.И. Ленина (72) М.Н. Огранович, О.Г. Простаков, А.О. Простакова и Ю.А. Раисов (53) 681.3?7.6(088.8) (56) Авторское свидетельство СССР № 842968, кл. Г 11 С 19/00, С 11 С 29/00, 1979.

Авторское свидетельство СССР № 809386, кл. G 11 С 19/00, G 1i С 29/00, 1979. (54) СДВИГОВОЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ ,.(57) Изобретение относится к автоматике и вычислительной технике, может

Л0 1355998 А1 быть использовано в цифровых системах контроля и управления. Целью изобретения является повышение надежности сдвигового устройства, позволяющей обнаруживать ошибки как четной, так и нечетной кратности. Поставленная цель достигается тем, что в сдвиговое устройство с самоконтролем введены второй регистр сдвига

2, блок элементов HE 4, элемент

НЕ 5, D-триггер 9, элемент ИЛИ 6, первый элемент задержки 7, второй элемент задержки 8, элемент И 10..

Изобретение позволяет обнаруживать сбои как четной, так и нечетной кратности в каждом такте функционирования как в процессе сдвигов, так и в процессе записи в регистр парал . лельного кода. 3 ил.

1 135599

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах контроля и управления.

Целью изобретения является повыше- 5 ние надежности сдвигового устройства с самоконтролем, позволяющей обнаруживать ошибки как нечетной, так и четной кратности.

На фиг.1 приведена структурная 10 схема сдвигового устройства с самоконтролем", на фиг.2 — пример построения четырехразрядного модуля M сдви-. гового устройства с самоконтролем . с использованием микросхем средней степени интегратора; на фиг.3 — схема многоразрядного сдвигового устройства с самоконтролем на основе модулей M.

Сдвиговое устройство с самоконтро- 20 лем содержит первый и второй регистры сдвига 1 и 2, сумматор 3, блок элементов НЕ 4, элемент НЕ 5, элемент

ИЛИ 6, первый и второй элементы 7 и

8 задержки, D-триггер 9, элемент

И 10, первую и вторую информационные шины 11 и 12, первую и вторую тактовые шины 13 и 14, шину 15 управления, выходные шины прямого 16 и обратного

17 кодов, информационный D-вход 18 и установочный R-вход 19 D-триггера, выход 20 сигнала "Ошибка", вход 21 переноса младшего разряда и выход 22 переноса старшего разряда сумматора.

Модуль М содержит два четырехраз- 35 рядных регистра 1 и 2 сдвига, четырехразрядный комбинационный сумматор 3, группу элементов НЕ 4, шины 23 и 25 информационные входы последовательного кода регистров сдвига 1 и 2 соот- 40 ветственно, шины 24 и 26 — выходы старших разрядов регистров 1 и. 2. Шины 23-26 используются для соединения модулей M.

Принцип работы устройства заключается в следующем.

Первый и второй регистры сдвига работают в двух режимах: в режиме сдвига и режиме записи параллельного кода. Первый режим используется для осуществления сдвига информации в регистре, второй режим применяется для предварительного ввода числа в регистр. Если на шине 15 управления высокий уровень сигнала, то регистры

1 и 2 сдвига подготовлены к работе в режиме записи параллельного кода, подаваемого по второй информационной

8 2 шине 12, при этом запись информации осуществляется тактовым импульсом по первой тактовой шине 13. Во второй регистр 2 сдвига записывается обратный код числа, образованный блоком элементов НЕ 4. Если на шине 15 управления низкий уровень сигнала, то регистры 1 и 2 сдвига подготовлены к работе в режиме сдвига, при этом информация поступает на входы регистров последовательным кодом по первой информационной шине 11> а сам сдвиг осуществляется тактовым импульсом по второй тактовой шине 14, Во второй регистр 2 сдвига поступает обратный код, образованный на выходе элемента НЕ 5. Таким образом, в первом регистре 1 сдвига всегда прямой код числа, во втором регистре 2 сдвига — обратный код того же числа.

Эти коды поступают на входы слагаемых сумматора.

В исходном состоянии на обоих тактовых шинах 13 и 14 нулевые уровни сигналов, при этом нулевой уровень сигнала также присутствует на установочном R âõîäå 19 D-триггера 9, удерживая его в состоянии "0", при котором высокий уровень потенциала с инверсного выхода D-триггера 9 открывает элемент И 10 по второму входу.

В зависимости от потенциала на шине 15 управления происходит сдвиг информации в регистрах 1 и ? сдвига или запись в них параллельного кода.

Последовательный код на сдвиг подается по первой информационной шине 11, код параллельной записи — по второй информационной шине 12. Запись информации или сдвиг осуществляются тактовыми импульсами, поступающими на схему по тактовым шинам 13 и 14 соответственно. При этом в регистрах

1 и 2 сдвига образуются прямой и обратный коды одного и того же числа, которые подаются ка входы слагаемых сумматора. В сумматоре в результате сложения получается код 111...11,а на выходе 22 переноса старшего разряда нулевой уровень сигнала. Тактовый импульс, пришедший на схему по первой 13 или по второй 14 тактовым шинам, проходит через элемент ИЛИ 6 и далее через первый элемент 7 задержки (величина задержки перекрывает время установления переходного процесса при суммировании прямого и обратного кодов чисел) на вход 21 пе98 4

3 13559 реноса младшего разряда сумматора 3, где суммируется с кодом l11...11, В результате сложения кода 111...11 с единицей в сумматоре 3 код суммы становится равным 000...00, а на выходе 22 переноса старшего разряда появляется единичный уровень сигнала, т.e° . образуется положительный перепад напряжения, который переводит

D-триггер 9 в состояние " 1". При 10 этом по второму входу запирается элемент И 10 и тактовый импульс, задержанный вторым элементом 8 задержки (величина задержки перекрывает время переключения D-триггера 9), не про†l5 ходит на выход 20 сигнала "Ошибка".

Так функционирует схема при правильной работе элементов.

В случае неисправности или сбоя любого из элементов 1-5 в сумматоре 20

3 результат суммирования будет отличен от числа, выраженного кодом

111...11 а значит, с приходом на вход 21 переноса старшего разряда сумматора 3 тактового импульса на 25 выходе 22 переноса старшего разряда сумматора не образуется положительный перепад напряжения. П-триггер 9 остается в нулевом состоянии, при котором элемент И 10 открыт по второму 30 входу. Тактовый импульс через второй элемент 8 задержки проходит на выход элемента И 10 в виде сигнала "Ошибка" (шина 20).

Таким образом, сдвиговое устройст- З5 во с самоконтролем позволяет обнару живать сбои и неисправности в работе в каждом такте функционирования как в процессе сдвигов, так и в процессе записи в регистр параллельного кода. 40

Схему диагностики на элементах 210 также можно применять и как автономную для проверки (контроля) .регистров сдвига.

45 формула изобретения

Сдвиговое устройство с самоконтролем, содержащее первый регистр сдвига, первый и второй входы которого 50 являются первым и вторым информационными входами устройства, тактовый вход первого регистра сдвига является первым тактовым входом устройства, а управляющий вход — управляющим входом устройства, отличающееся тем, что, с целью повышения надежности сдвигового устройства, в него введен второй регистр сдвига, сумматор, блок элементов НЕ, элемент НЕ, Dтриггер, элемент ИЛИ, первый и второй элементы задержки, элемент И, выход которого является выходом сигнала ошибки устройства, первые тактовые входы первого и второго регистров сдвига объединены и соединены с первым входом элемента ИЛИ, вторые тактовые входы первого и второго регистров сдвига объединены и соединены с вторым входом элемента ИЛИ и являются вторым тактовым входом устройства, управляющие входы первого и второго регистров сдвига объединены, первый информационный вход первого регистра сдвига является первым ин- формационным входом устройства и через элемент НЕ соединен с первым информационным входом второго регистра сдвига, второй информационный вход первого регистра сдвига соединен с входом блока элементов НЕ и является вторым информационным входом устройства, выход блока элементов

НЕ соединен с вторым информационным входом второго регистра сдвига, выходы первого и второго регистров сдвига соединены с первым и вторым входами сумматора и являются первым и вторым информационными выходами устройства, выход элемента ИЛИ соединен с входом первого элемента задержки, выход которого соединен с третьим входом сумматора, входом установки в "О" D-триггера и через второй элемент задержки соединен с первым входом элемента И, выход сумматора соединен с входом синхронизации D-триггера, информационный вход

D-триггера является третьим информационным входом устройства, единичный выход D-триггера соединен с вторым входом элемента И.

1355998

У7

Составитель И. Геворкова

Техред И.Попович Корректор А. Обручар

Редактор А. Лежнина

Заказ 5795/43 Тираж 588

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Сдвиговое устройство с самоконтролем Сдвиговое устройство с самоконтролем Сдвиговое устройство с самоконтролем Сдвиговое устройство с самоконтролем 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано при построении памяти быстродействующих вычислительных систем повышенной надежности при наличии ограничений на энергопотребление

Изобретение относится к вычислительной технике и может быть использовано , например, при построении линий задержки для цифровых фильтров

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и устройствах

Изобретение относится к вычислительной технике и может быть использовано для контроля работоспособногти блоков оперативной памяти

Изобретение относится к вычислительной технике и может быть использовано для.отбраковки больших интегральных схем оперативной памяти, Целью изобретения является повышение достоверности контроля за счет определения минимально возможной длительности сигнала записи

Изобретение относится к вычислительной технике и может быть использовано в контрольной аппаратуре ПЗУ

Изобретение относится к вычислительной технике и может быть использовано для контроля записи информации в запоминающее устройство

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в блоках постоянных запоминающих устройств (ПЗУ) микропроцессорных контроллеров

Изобретение относится к вычислительной технике и может быть использовано при построении асинхронных устройств приема и хранения информации

Изобретение относится к вычислительной технике и может быть использовано , например, при построении линий задержки для цифровых фильтров

Изобретение относится к автоматике и вычислительной технике и используется для построения распределителя уровней, являясь усовершенствованием изобретения по а.с

Изобретение относится к электронной цифровой технике и может быть использовано при разработке новых интегральных микросхем среднего уровня интеграции

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Изобретение относится к вычислительной технике и может быть использовано при построении систем хранения информации

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике и автоматике

Изобретение относится к вычислительной технике и может быть использовано для создания последовательнопараллельных преобразователей кодов

Изобретение относится к вычислительной технике, а именно к запо- М1шающим устройствам, и может быть использовано в системах сбора, пере дачи и обработки информации

Изобретение относится к вычислительной технике и цифровой автомати- .ке и может быть использовано для сопряжения вычислительных устройств различного быстродействия между со-

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх