Асинхронный последовательный регистр
ЯзоГ рет;ч-п е относится к пычис- jiirre ibHii; тохнпкр и может быть ис- io,nii3oi.: no npti г11-); ектировании асин- ; :pcii nj.p . pe TicTpoj сдвига. Целью )рете11ия ят,. повышение 6i,iCT- роде1 1гтпия рпгцгтра. Регистр состоит и 1 ячеек 1 памяти и имеет инЛормяциоишю нхоль; 2, 3 и управляющий iibixou 4, соединяемые с источником ииЛопмаплти, ин(Ъормацио гные выходы 5, (. и vnpaB.iiHioiun вход 7, coeди яe fыe сл о: 1. ts5 со 015
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСГ1УБЛИК
„„Я0„„1372361
<.>1) 4
<1
<
1 1< >
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Э
° в 1 м
<ЯЪ (ваеА
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3984884/24-24 (22) 02.12.85 (46) 07.02.88. Б)0л. !< 5
{71) Ленинградский электроте i«i ски)") институт»м. В.!!. ул).!
Р 661606, кл. Г 11 С ", 9, 0C, - 7 9.
Авторское свидетельство <:СС1
1!> 1136216, кл. G 11 С 19<<ГО, 1 <18:. (5 ) АГ 1!!!Х! О!!!1(
1 1.! 1!(1 1> () 7 ) 11 < огрг ): i!< c относ<1тся к )<) «<)гс1! I i т<- ),!! ","! " < > ! I < г)р«т!.««<«я" I ñ тся певлini< 1<)ie 61,)ст1 сг-.»<-тл 2 „3 11 у»рант);1)<)1))И)1 ::(л-.«1 - <, с Aeд)1.<яел)лге с»с ) о«!(<ком 1372361 15 25 30 с приемником информации ° Каждая ячейка памяти 1 регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-ИЛИНЕ 20, 21, 22, выходы которых являются выходами 4, 5, 6 регистра. Последовательно соединенные ячейки 1 регистра образуют два канала передачи информации: канал передачи единиц и канал передачи "нулей . При Изобретение относится к вычислительной технике и может быть исполь.зовано при проектировании асинхронных регистров сдвига. Целью изобретения является повышение быстродействия регистра. На фиг.1 приведена схема асинхронного последовательного регистра; на фиг.2 — схема его ячейки памяти, Регистр состоит из ячеек 1 памяти и имеет информационные входы 2 и 3 и управляющий выход 4, соединяемые с источником информации, информационные выходы 5 и 6 и управляющий вход 7, соединяемые с приемником информации. Каждая ячейка 1 памяти регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-ИЛИ вЂ . 20-22, выходы которых являются выходами 4-6 регистра ° Каждая ячейка 1 содержит элементы И-ИЛИ-НЕ 23-26, выходы которых являются се выходами 16-19 ° Асинхронный последовательный регистр работает следующим образом. Каждая ячейка 1 имеет четыре устойчивых состояния (значения ее выходов 16-19): 0101, 0110, 1001 и 1010 ° Благодаря блокирующим связям выходов 16-19 последующей ячейки с входами 12-15 данной, изменение состояния данной ячейки становится возможным только после того, как состояния данной и последующей ячеек будут олинаковы. Иначе- говоря, перепись информации с выходов 16- 19 предыдущей ячейки в данную через ее входы 8-11 становится возможной только после того, как информация, заэтом факт передачи порции информации по каждому иэ этих каналов фиксируется не состоянием ячейки 1 как таковым, а изменением этого состояния. Один разряд регистра составляет одна ячейка 1 — в предлагаемом регистре допустима плотная запись информации. Исключение составляют две первые и две последние ячейки 1. 2 ил. писанная ранее в данную ячейку, будет переписана в последующую ячейку. Последовательно соединенные ячейки 1 регистра образуют два канала передачи информации: канал передачи единиц" и канал передачи нулей При этом факт передачи порции информации по каждому из этих каналов фиксируется не состоянием ячейки 1 как таковым, а изменением этого состояния. Таким образом, коду "1" соответствует состояние 0101 (0110) ячейки 1, если ее предыдущее состояние было 1001 (1010), и, наоборот: состояние 1001 (1010), если ее предыдущее состояние было 0101 (0110), Аналогично коду нуля соответствует состояние 0101 (1001) ячейки 1, если ее предыдущее состояние было 0110, (1010), и, наоборот: состояние 0110 (1010), если ее предыдущее состояние было 0101 (1001) . Один разряд регистра составляет одна ячейка 1.. В предлагаемом регистре допустима плотная запись информации. Исключение составляют две первые и две последние ячейки 1. При изменении состояния каждой ячейки 1, кроме первой и последней, переключение пар ее элементов 23, 24 и 25, 26 происходит через транзитное состояние 00, а состояние 11 в этих парах возникнуть не может. Поскольку каждая ячейка 1, кроме первой и последней, изменяет свое состояние при подаче соответствующего количества единичных значений на ее входы 8-15, то воспринимаются только устойчивые состояния соседних в ней ячеек, а их транзитные состояния не воспринимают1372361, ся, т.е. они не нарушают правильного функционирования регистра. Элементы 23 и 24 (25 и 26) первой и второй ячеек 1 образуют счетный триггер, построенный по схеме И-S с разнополярным управлением. Когда на обоих входах 2 и 3 регистра имеются значения "0, т.е. информация на этих входах отсутствует, первая ячейка 1 устанавливается в такое состояние, что значения на выходах ее элементов 23-26 противоположны значениям на выходах элементов 23-26 второй ячейки 1. В результате на одном из входов каждой группы И элемента 20 имеется значение "0", и на выходе этого элемента, т.е. на вьгходе 4 регистра, появляется значение "1". Перепись информации иэ первой ячейки 1 во вторую блокируется при этом нулевыми значениями на входах 2 и 3 регистра. Приняв единичное значение с выхода 4 регистра источник информации 25 может подать очередной разряд сдвигаемого кода на входы 2 и 3 регистра, т ° е. установить на одном из этих входов значение "1", в результате чего изменяется состояние второй 30 ячейки 1 регистра, причем, если передается единица (значение "1" на входе 2 регистра), то изменяются и противоположные значения на выходах элементов 23, 24 второй ячейки 1, а если передается нуль (значение "1" на входе 3 регистра), то изменяются Ф на противоположные значения на выходах ее элементов 25 и 26. Изменение состояния второй ячейки 40 1 происходит, если ее предыдущее состояние переписано в третью ячейку 1. Состояние второй ячейки 1, полученное в результате подачи информации на входы 2 и 3 РегистРа, пеРеда- 45 ется по нему от ячейки к ячейке до тех пор, пока не достигнет его предпоследней ячейки 1, Изменения состояния первой ячейки 1 не происходит из-за того, что в одной из пар ее элементов 23 и 24 или 25 и 26 оно заблокировано единичным значением на входе 2 или 3 регистра, а состояние выходов элементов другой пары противоположно состоянию выходов аналогичных элементов второй ячейки 1 реги55 стра. В результате изменения состояния второй ячейки 1 регистра на входах одной из групп И элемента 20 устанавливаются значения "1", а на выходе этого элемента (выходе 4 регистр ) значение 0 . Получив это значение, источник информации может снова установить значения "0" на обоих входах 2 и 3 регистра (снять информацию с его входов) и т.д-. Когда на входе 7 регистра имеется значение 0", запись информации в предпоследнюю ячейку 1 регистра заблокирована и происходит изменение состояния последней ячейки 1 регистра. В результате значения на выходах элементов 23-26 этих ячеек станут одинаковыми (пары элементсв 23, 24 и 25, 26 этих ячеек образуют RS -триггеры, построенные по схеме M-S с разнополярным управлением), и на одном из входов каждой группы И элементов 21 и 22 появится значение "0", а на выходах эTHx элементов (T.е. выходах 5 и 6 регистра) — значение "1", информация на этих выходах отсутствует. Для того, чтобы считать информацию из регистра, приемник должен установить на его входе 7 значение "1", которое блокирует изменение состояния последней ячейки 1 регистра и разрешает запись информации в предпоследнюю его ячейку 1, Если при этом изменятся значения выходов элементов 23 и 24 предпоследней ячейки 1, т.е. очередной разряд сдвигаемого кода имеет единичное значение, то на входах одной из групп И элемента 21 появятся значения "1, а на выходе этого элемента (выходе 5 регистра) значение "0". Если же при этом изменятся значения выходов элементов 25 и 26 предпоследней ячейки 1, т.е. очередной разряд сдвигаемого кода имеет нулевое значение, то на входах одной из групп И элемента 22 появятся значения "1", а на выходе этого элемента (выходе 6 регистра) — значение "0". Получив информацию с выходов 5 и 6 регистра, приемник может снова установить значение "1" на его входе 7 и т.д. Для того, чтобы очистить регистр перед работой, надо изменением значения на его входе 7 считывать из него информацию до тех пор, пока состояния всех его ячеек не станут одинаковыми. При записи информации в ячейку 1 происходит переключение одной из пар 1372361 Формула изобретения Асинхронный последовательный ре- 45 гистр, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-ИЛИ-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-ИЛИ-HE каждой ячейки памяти соединены соответственно с входами первых групп И второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ данной ячейки па50 мяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИHF. каждой ячейки памяти, кроме последней, соединены соответственно с первыми входами вторых групп И вто55 ее элементов 23 и 24 или 25 и 26, ( т,е. время записи информации в ячейку 1 составляет 2, где à — задержка элементов И-ИЛИ-НЕ. Следующая запись 5 информации в данную ячейку 1 сможет произойти только после того, как ее состояние будет передано в следующую ячейку 1, т ° е. через время, равное 2 . В результате частота выполнения операции сдвига в ячейках 1 регистра, без учета его первых и последних ячеек,составляет 1/(4i). Запись информации н регистр (его вторую ячейку 1) сопровождается последонательным пе- 15 реключением трех элементов 23 и 24 (25 и 26) второй ячейки 1 и 20, т.е, длится 3 . Подготовка к следующей записи (изменение состояния первой ячейки 1 регистра) также сопровожда- 20 ется последовательным переключением трех элементов 23 и 24 (25 и 26) первой ячейки 1 и 20, т,е. также длится З L. ° Таким образом, частота ныполнения операции сдвига с учетом работы двух первых ячеек 1 регистра составляет 1/(6 "). Считывание информации из регистра, так же как и запись, сопровождается последовательным пере- 30 ключеппем трех элементов 23 и 24 (25 и 26) предпоследней ячейки 1 и 21 (22), т,е. длится 3 .Подготовка к следующему считыванию также сопровождается переключением трех элементов 23 и 24 (25 и 26) последней ячейки 1 и 21 (22), т.е. длится 3 С, Таким образом, частота выполнения операции сдвига с учетом работы двух последних ячеек 1 регистра сос- 40 тавляет 1/(б ). рого, перного, четвертого и третьего элементов И-ИЛИ-НЕ последующей ячейки памяти, выходы первого, нторого, третьего и четвертого элементов И-ИЛИ-HE каждой ячейки памяти, кроме первой, соединены с вторыми входами вторых групп И соответствующих элементов И-ИЛИ-HE предыдущей ячейки памяти, а выходы второго и третьего элементов И-ИЛИ-HF. каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами нторьгх групп И третьего и второго элементов И-ИЛИHF. данной ячейки памяти, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия регистра, выходы перво-.", второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме трех последних, соединены с первыми входами третьих групп И второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ последующей ячейки памяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-HF. каждой ячейки памяти, кроме первой, второй и последней, соединены с вторыми входами третьих групп И соответствующих элементов И-ИЛИ-НЕ предыдущей ячейки памяти, выходы первого и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами третьих групп И третьего и четвертого, первого и второго элементов И-ИЛИ-НЕ данной ячейки памяти, выходы второго и третьего элементон И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами второй группы И третьего и четвертого и первого и второго элементов И-ИЛИ-HE данной ячейки памяти, выходы первого и второго элементов И-ИЛИ-HF. каждой ячейки памяти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И третьего и четвертого элементов И-ИЛИ-НЕ предыдущей ячейки памяти, выходы четвертого и третьего элементов И-ИЛИ-HF каждой ячейки памяти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И первого и второго элементов И-ИЛИ-НЕ предыдущей ячейки 1372361 памяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-HE первой ячейки памяти соединены соответственно с вторыми входами вторых групп И ее второго, первого, четвертого и третьего элементов И-ИЛИ-HF., вторые входы первых групп И первого и второго элементов И-ИЛИ-HF. первой ячейки памяти и пятые входы вторых и третьих групп И первого и второго элементов И-ИЛИ-HE второй ячейки памяти являются прямым информационным входом регистра, а соответствующие входы третьего и четвертого элементов И-ИЛИНЕ первой ячейки памяти и третьего и четвертого элементов И-ИЛИ-НЕ второй ячейки памяти являются инверсным информационным входом регистра, третьи входы вторых групп И элементов И-ИЛИНЕ предпоследней ячейки памяти и вторые входы первых групп И элементов И-ИЛИ-НЕ последней ячейки памяти являются управляющим входом регистра, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ последней ячейки памяти соединены соответственно с вторыми входами первых групп И ее второго, первого, четвертого и третьего элементов И-ИЛИ-HF, регистр содержит три дополнительных элемента И-ИЛИ-НЕ, первые и вторые входы первой, второй, третьей и четвертой групп И первого иэ которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ первой и второй ячеек памяти, а выход является управляющим выходом регистра, выходы второго и третьего дополнительных элементов И-ИЛИ-НЕ являются соответственно прямым и инверсным информационными выходами регистра, первые входы первой и второй групп И соединены соответственно с выходами первого и нторого и третт,его и четвертого элементов И-ИЛИ-НЕ последней ячейки памяти, а вторые входы — с выходами второго и первого и четверто25 го и третьего элементов И-ИЛИ-НЕ предпоследней ячейки памяти.
