Устройство для задержки цифровой информации
Изобретение относится к вычислительной технике и может быть примене но для задержки передаваемой информации . Целью изобретения является повышение надежности устройства. Устройство содержит счетчик 1 адреса, первую группу коммутаторов 2, входной регистр 3, накопитель 4, выходной регистр 5, вторую группу коммутаторов 1 6, блок 7 формирования сигналов отказа , входы 8 кода задержки, тактовый вход 9, информационные входы 10 и информационные выходы 11. С -каждым такт-лм из очередной ячейки накопителя . ; считывается информационное слово и в нее записывается новое информационное слово. Блок 7 осуществляет выборку контрольных сигналов из считанной из накопителя 4 информации и сравнение их с контрольными сигналами , записанными в накопитель 4 вмест е с информационным словом, на основании этого формирует единичные сигналы в случаях отказов разрядов накопителя 4. Сигнагы отказа управляют коммутаторами 2 таким образом, что старшие раз- .ряды информационного слова записываются в работоспособные разряды накопителя 4, в результате чего-сохраняется максимально возможная точность записываемого в накопитель 4 информационного слова. 1 ил. 2 табл. i (Л оо 00 СА ОО к иС
ÄÄSUÄÄ 1383324 А1
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК 11 4 G 06 F 1/04, G 11 С 19/00 —--3©((:-. .-, . 1
/ " . 13 йвд .
-- "" VA
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4134361/24-24 (22) 13.10.86 (46) 23.03.88. Бюл. У 11
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (72) В.Н, Лацин, Е.Л. Полин, А.В. Дрозд, В.А. Минченко и А.E. Малярчук (53) 681.327(088.8) (56) Авторское свидетельство СССР
М 932566, кл. С ll С 19/00, 1980.
Авторское свидетельство СССР
9 1193653, кл. G 06 F 1/04, 1984. (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ЦИФРОВОЙ
ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть применено для задержки передаваемой информации. Целью изобретения является повышение надежности устройства. Устройство содержит счетчик 1 адреса, пер- вую группу коммутаторов 2, входной регистр 3, накопитель 4, выходной регистр 5, вторую группу коммутаторов 1
6, блок 7 формирования сигналов отказа, входы 8 кода задержки, тактовый вход 9, информационные входы 10 и информационные выходы 11. С.каждым такт.м из очередной ячейки накопителя считывается информационное слово и в нее записывается новое информационное слово ° Блок 7 осуществляет выборку контрольных сигналов из считанной из накопителя 4 информации и сравнение их с контрольными сигналами, записанными в накопитель 4 вместе с информационным словом, на основании этого формирует единичные сигналы в случаях отказов разрядов накопителя 4.
Сигнагы отказа управляют коммутаторами 2 таким образом, что старшие разряды информационного слова записываются в работоспособные разряды накопителя 4, в результате чего сохраняется максимально возможная точность записываемого в накопитель 4 информационного слова. 1 ил. 2 табл. 1383324
Изобретение относится к вычислительной технике и может быть применено для задержки передаваемой информации .
Цель изобретения — повышение надежности устройства, На чертеже представлена структурная схема устройства.
Устройство содержит счетчик 1 адреса, первую группу коммутаторов 2, входной регистр 3, накопитель 4, выходной регистр 5, вторую группу коммутаторов 6, блок 7 формирования сигналов отказа, входы 8 код задержки, 15 тактовый вход 9, информационные входы 1О, информационные выходы 11. Коммутаторы 2 и 6 реализованы аналогичным образом.
Устройство работает следующим об- 20 разом.
Рассмотрим его работу для случая задержки и-разрядного слова, состоящего иэ ш 1-разрядных слогов, где
m 1) 2. 25
В начальный момент времени на входы 8 счетчика 1 поступает код К за- держки и сопровождающие его сигналы приема, под действием которых счетчик
1 формирует и иодает на адресный вход 30 накопителя 4 последовательность зна-! чений адреса, повторяемых через К тактов работы устройства (каждое значение адреса — всего их К вЂ” устанавливается на время одного такта рабо- 35 ты устройства). Такты работы устройства определяются синхроимпульсами типа меандр, поступающими на вход 9. В первой половине такта происходит чтение информации иэ накопителя 4, на 4О вход записи-чтения которого поступают синхроимпульсы, а по срезу синхро" импульса считанная информация записывается в выходной регистр 5, во второй половине такта информация иэ ре-. 45 гистра 3 записывается в ячейку нако- пителя 4, из которой в первой половине такта считана информация.
На информационные входы коммутаторов 2 поступает слово, состоящее иэ
m 1-разрядных слогов (каждый слог со своими контрольными разрядами).
Каждая из ш групп коммутаторов 2 обрабатывает соответствующий слог. На управляющие входы коммутаторов 2 пос" тупают сигналы отказа, выработанные блоком 7 в результате обработки считанной информации в данном такте. Сигнал отказа равен логической "1", ес", ли в слоге, которому он соответствует, произошел отказ, Сигнал отказа определяется в результате сравнения контрольных сигналов, сопровождающих каждый слог, с результатом вычисле-, ния контрольных разрядов в блоке 7 на основе считанной информации в данном такте. Рассмотрим работу коммутаторов
2 для случая слова, например, состоящего из четырех слогов а, в, с, d (где а-старший), Им соответствуют например, сигна ы отказа 03, 0„ 0 1, О,. Тогда работа коммутаторов 2 определяется табл. 1, где KBx, КВх з
КВх„, КВхо — выходы групп коммутато-< ров 2, при этом КВх — выходы, соответствующие старшей группе.
Знак Х в табл.1 соответствует без" различному состоянию соответствующего из коммутаторов 2, поскольку по линии передачи информации, соответствующей этой группе коммутаторов, блок 7 выявил отказ.
Из табл.1 следует, что коммутатор
2 соответствующий i-му слогу, где
0 4 ь ш,осуществляет коммутацию с
m i направлений на одно, причем ком-„ мутатор 2 для и = (m-1)-го слова (например, для i = 3) осуществляет связь соответствующего разряда регистра 3 с соответствующим из информационных входов 10, Управляющими сигналами коммутаторов 2 i-го слога являются сигналы отказа 0;... 0;,,...,0
Через регистр 3 информация поступает на накопитель 4, где задерживается на требуемое количество к тактов. Из накопителя 4 задержанная информация поступает через регистр 5 в блок 7 и на входы коммутаторов 6.
Каждая из m групп коммутаторов 6 обрабатывает соответствующий слог информационного слова.
На управляющие входы коммутаторов
6 поступают ш сигналов отказа из блока 7. Рассмотрим работу выходного коммутатора также для случая записи в накопитель 4 слова из четырех слогов а, Ь, с, d, (а — старший слог). Рабол та коммутаторов 6 описывается табл.2, где КВых, КВых, КВых „; КВых — сигналы на выходах коммутаторов 6 груп-. пы, соответствующей слогу, иэ которых
К Вых — выходы коммутаторов 6 группы, соответствующей старшему слогу.
Значение Х в табл.2 соответствует безразличному состоянию соответствующего коммутатора 6 для случая, когда, .
1383324
Т а б л и и а 1
Квхс о, о, I 1 5
l а C
Х
О
Х
О
О
О
Х
Ь
О
Х
Х
0 например, обнаружены отказы в накопителе 4 и нерабочими являются r младших групп коммутаторов 6, где r — число сигналов отказа, выработанных блоком 7.
Иэ табл.2 следует, что коммутаторы
6 для i-го слога где i = O,l,...,m-l, осуществляет коммутацию с i+1 направлений на одно, при этом коммутатор б 10 для младшего (О-ro) слова отсутствует, из этого слога поступает информация непосредственно на соответствующий выход 11, при этом сигналами на управляющих входах коммутаторов 6 яв- 15 ляются сигналы отказа 0,...,,0„„
Предлагаемое устройство позволяет сохранить максимально возможную точность задерживаемой информации при отказе части разрядов накопителя 4 пу тем записи в работоспособные разряды накопителя 4 старшей части информационного слова.
Формула изобретения
Устройство для задержки цифровой информации, содержащее накопитель, входной регистр, выходной регистр и 30 счетчик адреса, счетный вход которого, вход записи-чтения накопителя и входы управления входного и выходного регистров объединены и являются тактовым входом устройства, входами кода задержки которого являются установочные входы счетчика адреса, выход которого подключен к адресному входу накопителя, информационные входы и выходы которого соединены соответственно с выходами входного регистра и с информационными входами выходного регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежно-. сти устройства., в него введены первая и вторая группы коммутаторов и блок, формирования сигналов отказа, входы которого соединены с выходами выходного регистра и информационными входами коммутаторов второй группы, управляющие входы которых подключены к выходам блока формирования сигналов отказа и управляющим входам коммутаторов первой группы, выходы которых соединены с информационными входами входного регистра, причем информационные входы коммутаторов первой гру": пы являются информационными входами устройства, информационными выходами которого являются выходы коммутаторов второй группы.
КВх j КВх КВх, 1383324
Продолжение табл.1
7 в
Х Х
О
Х
Х
I
Таблица 2
О
О О
Ь
О
О
О
Х
О
Х
Х
О
О
Х
О
Х
Х
X Х
Х Х
ВНИИПИ Зайаэ 2298 Тираж 704 Подписное
Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4
О О q, О О „КВых КВых КВых, КВых„
