Устройство для контроля регистра сдвига

 

Изобретение может быть использовано в антоматике и вычислительной технике для контроля многоразрядных сдвиговых регистров. Цель изобретения - упрощение устройстве. Поставленная цель достигается за счет того, что п разрядов сдвигаемого числа разбиваются на m групп по К разрядов в каждой (К n/m) и четность содержимого каждой группы разрядов контролируется отдельно, В одну группу объединяются разряды сдвигового регистра, номера которых имеют одинаковые остатки от деления на т, причем бит четности каждой группы хранится в разряде т-разрядного сдвигового регистра,номер которого равен соответствующему остатку. Бит четности сдвигается параллельно со сдвигаемой информацией, на выходах С, и С одновременно появляются суммг; по модулю два содержимого разрядов группы и его бит чатности. Несовпадение значенгш на выходах свидетельствует о наличии неисправности. Устройство содержит блок 2 свертки по модулю два, первый 3 и второй 4 сумматоры по модулю два, га-разрядный сдвиговый регистр 5. 1 ил. С (Л

СО«ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИ Х

РЕСПУБЛИН

„„SU„„1372362

А1 (51) 4 G 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

1Ь, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4120720/24-?4 (22) 18.06,86 (46) 07.02.88. Бюл. Н 5 (71) Харьковский политехнический институт им. Г.И.Ленина (72) JJ. В.71е1>пунович. В. В.!!ешвеев и В.И.Сирота (53) 681.3?7.66 (088.8) (56) Селлерс <ь. Методы обнаружения ошибок в работе ЭВ!!. M.: Мир, 1972, с. 185-186.

Лвторское снидетельстно ССС1

М 842968, «л. Г 11 С 19/00, 1979. (54) УСТРО!!С PPO,t(Ë! КО!!ТРОЛЯ РЕГИСТРА

СДВИГА (57) Изобретение может быть использовано в автоматике и вычислительной технике рля контроля многораз р яд н ых c /nn n o 13 bl: 1> c.. Г и с т р О в, 1 1 е л ь изобретения — упрощение устройств".

Поставленная цгль роститае гся за счет того, что и оазрядов сдгигаемо8 го числа разбиваются на ш групп по К разрядов н кажлой (K = n/m) и четность содержимого каждой группы разрядов контролируется отдельно, В одну группу объединяются разряды сдвигового регистра, номера которых имеют одинаковые остатки от деления на

m, причем бит четности каждой группы хранится в разряде m-разрядного сдвигового регистра, номер которого равен соответствующему остатку. Бит четности сдвигается параллельно со сдвигаемой информацией, на выходах

С, п С одновременно появляются сумм-. по модулю два содержимого разрядов группы и его бит чатности. Несовпадение значений на выходах свидетельствует о наличии неисправности, Устройство содержит блок 2 свертки по модулю два, первый 3 и второй 4 сумматоры по модулю два, m-разрядный сдвигoBbIA регистр 5. 1 ил.

1372362

ВНИИПИ Заказ 487/43 Тираж 590

Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля многоразрядных сдвиговых регистров.

Целью изобретения является уп5 рощение устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит контролируемый и-разрядный сдвиговый регистр

1, блок 2 свертки по модулю два, первый 3 и второй 4 сумматоры по модулю два, m-разрядный сдвиговый регистр 5 и информационный вход 6 устрой стна.

Цепи управления, синхронизации и параллельной записи исходной информации н сднигоные регистры 1 и 5 на схеме не показаны. 20

Устройство функционирует следующим образом.

Перед началом работы в сдвиговый регистр 1 заносится необходимая исходная информация. При этом н каждый 25 разряд сдвигоного регистра 5 заносится бит четности соотнетствующей группы битов исходной информации н сдвигоном регистре 1. Так в первый разряд ш-разрядного сдвигового регистра 30

5 заносится бит четности информации н

1, m+1, 2m+1,...,(К-1)т+! разрядах и-разрядного сдвигового регистра 1., во второй разряд — бит четности 2, m+2,2m+2,...,(K-1)m+2 разрядов сдвигового регистра 1 и т.д, Если перед началом работы сдниговый регистр 1 обнуляется, то сдвиговый регистр 5 обнуляется также.

В процессе работы бит четности 0 информации, находящийся на входе 6 и в m, 2m,...,(K-1)m разрядах сдвигового регистра 1, формируется на выходе первого сумматора 3 по модулю два.

Очередной тактовый импульс сдвигает 45 эту информацию в 1, m+1,2m+1,..., (К-1)m+1 разряды сдвигового регистра 1 и одновременно записывает ее бит четности в первый разряд сдвигового регистра 5. Биты четности остальных групп битов информации сдвигаются

50 параллельно со своими группами. С выхода второго сумматора 4 на первый информационный выход С поступает бит четности информации, находящейся

55 в m,2m,...,п разрядах сднигового регистра 1.

Когда очередная группа битов информации оказывается н этих разрядах, ее бит четности, сформированный при записи младшего бита информации этой группы в сдвигоный регистр 1, находится m-м разряде сдвигоного регистра 5 и, соответственно, на втором информационном выходе Г устройства.

Совладение значений на выходах

С и С свидетельствует о правильной

1 работе сдвигового регистра 1. Искажение любого из битов информации в сдвиговом регистре 1 будет обнаружено не более, чем через m тактов работы и не позднее, чем искаженный бит поступит на последовательный выход В устройства.

В частном случае для реализации блока свертки по модулю два устройства можно использовать схемы контроля четности и нечетности К155ИП2.

Ф о р м у л а и з о б р е т е н и я

Устройство для контроля регистра сдвига, содержащее блок свертки по модулю два, первый и второй сумматоры по модулю два, первые входы которых подключены соответственно к информационному входу устройства и выходу блока свертки по модулю два, входы которого являются нходами устройства для подключения i-x выходов контролируемого и-разрядного регистра сдвига, где i = (1,(п-1), п1число разрядов контролируемого регистра сдвига, выход второго сумматора по модулю два является первым выходом признака ошибки устройства, о т л и ч а ю. щ е е с я тем, что, с целью упрощения устройства, в него введен m-разрядный сдвиговый регистр, выход которого является вторым выходом признака ошибки устройства, а вход подключен к выходу первого сумматора по модулю дна, второй вход которого подключен к выходу блока свертки по модулю два, второй вход второго сумматора по модулю два является входом устройства для подключения выхода и-го разряда контролируемого регистра сдвига.