Блок возбуждения для доменной памяти

 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих, устройств на цилиндрических магнитных доменах. Целью изобретения является повышение надежнос ти блока возбуждения. Блок возбуждения содержит источники питания 1 и 2, источник ма1 нитного поля управления в виде катуш-. ки и ндуктивности 3, два ключевых элемента на транзисторах 4 и 5, два демпфируюш ,их элемента на полевых транзисторах 6 и 7 с изолированными затворами разной проводимости, два накопительных элемента на конденсаторах 8 и 9 и два согласую.-. ш,их элемента на резисторах 10 и П. В блоке возбуждения коллектор транзистора 4 соединен с положительным полюсом источника питания I, эмиттер транзистора 4 - с коллектором транзистора 5 и первым выводом катушки 3 индуктивности, эмиттер транзистора 5 соединен с отрицательным полюсом источника 2 питания, положительный полюс которого соединен с отрицательным полюсом источника I питания и вторым выводом катушки 3 индуктивности, два полевых транзистора 6 и 7 подключены стоками к первому выводу, а истоками - к второму выводу катушки 3 индуктивности, конденсаторы 8 и 9 включены между затвором и стоком, а резисторы - между затвором и истоком полевых транзисторов 6 и 7 соответственно. В исходном состоянии транзисторы 4, 5, 6, 7 заперты, ток в катушке индуктивности 3 отсутствует. 1 ил. а S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 G 11 С 11/14 фУ !Г л i ., a!

1

Ю} ) }

1 }

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

40 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOlVlV СВИДЕТЕЛЬСТВУ (21) 4149085/24-24 (22) 17.1!.86 (46) 15.04.88. Бюл, № 14 (71) Симферопольский государственный университет им. М. В. Фрунзе (72) А. Г. Коростелев, А. Я. Лихачев и А. А. Волошин (53) 681.327.66 (088.8) (56) Заявка Яйонии № 57 — 1069, кл. G 11 С 11/14, опублик. 1982.

Заявка Японии № 56 — 22077, кл. G 11 С 11/14, опублик. 1981. (54) БЛОК ВОЗБУЖДЕНИЯ ДЛЯ ДОМЕННОИ ПАМЯТИ (57) Изобретен ие относится к вы числ ительной технике и может быть использовано при построении запоминающих устройств на цилиндрических магнитных доменах. Белью изобретения является повышение надежности блока возбуждения. Блок возбуждения содержит источники питания 1 и 2, источник магнитного поля управления в виде катуш-, ки индуктивности 3, два ключевых элемента на транзисторах 4 и 5, два демпфирующих элемента на полевых транзисторах 6 и 7 с изолированными затворами разной проводимости, два накопительных элемен. та на конденсаторах 8 и 9 и два согласую.-. щих элемента на резисторах 10 и 11. В блоке возбуждения коллектор транзистора 4 соединен с положительным полюсом источника питания I, эмиттер транзистора 4— с коллектором транзистора 5 и первым выводомм кату ш ки 3 и нду кти вн ости, эмиттер транзистора 5 соединен с отрицательным полюсом источника 2 питания, положительный полюс которого соединен с отрицательным полюсом источника 1 питания и вторым выводом катушки 3 индуктивности, два полевых транзистора 6 и 7 подключены стоками к первому выводу, а истоками — к второму выводу катушки 3 индуктивности, конденсаторы 8 и 9 включены между затвором и стоком, а резисторы — между затвором и истоком полевых транзисторов 6 и 7 соответственно. В исходном состоянии транзисторы 4, 5, 6, 7 заперты, ток в катушке индуктивности 3 отсутствует. 1 ил.

С:

СФ

QO сО

«Р«

ОЪ

1388946

Формула изобретения

1т4—

Uex

U 344 t41414

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на ци; линдрических магнитных доменах (ЦМД).

Целью изобретения является повышение надежности блока возбуждения.

На чертеже изображена принципиальная схема предлагаемого блока.

Блок возбуждения содержит источники 1 и 2 питания, источник магнитного поля управления в "виде катушки 3 индуктивнос- ти, два ключевых элемента на транзисторах 4 и 5, два демпфирующих элемента на полевых транзисторах 6 и 7 с изолированными затворами разной проводимости, два накопительных элемента на конденсаторах 8 и 9 и два согласующих .элемента на резисто рах 10 и 11.

Коллектор транзистора 4 соединен с поло, жительным полюсом источника 1 питания,, эмиттср транзистора 4 — с коллектором транзистора 5 и первым выводом катушки 3 индуктивности, эмиттер транзистора 5 — с отрицательным полюсом источника 2 питания, положительный полюс которого соединен с отрицательным полюсом источника 1 питания, и вторым выводом катушки 3 индуктивности. Два полевых транзистора 6 и 7 подключены стоками к первому выводу, а истоками — к второму выводу катушки 3 индуктивности. Конденсаторы 8 и . 9 включены между затвором и стоком, а резисторы 10 и 11 — между затвором и истоком полевых транзисторов 6 и 7 соответственно. В исходном состоянии транзисторы 4, 5, 6, и 7 заперты, ток в катушке 3 индуктивности отсутствует.

Блок возбуждения 1эа ботает следующим образом.

Источники 1 и 2 питания поочередно подключаются к катушке 3 индуктивности с помощью транзисторов 4 и 5, на базы которых с устройства управления поочередно подаются управляющие сигналы в виде прямоуfîëüных импульсов положительной полярности, сдвинутых по фазе друг относительно друга на 180, в результате чего в катушке 3 индуктивностн формируется двунаправленный ток треугсльной формы.

Положительные и отрицательные перепады импульсов, возникающие в катушке 3 индуктивности в момент переключения транзисторов 4 и 5, поступагст на затворы полевых транзисторов 6 и 7 через дифференцирующие цепи, образованные конденсаторами 8 и 9 и резисторами 10 и 11, и поочередно открывают полевые транзисторы 6 и 7.

Постоянные времени дифференцнрующих цепей в реальном устройстве выбираются из условия

2 где т — постоянная времени дифференцирующей цепи;

t, время переключения транзисторов 4 и 5;

U. — амплитуда напряжения на входе дифференцирующей цепи;

U-..-. — минимальное значение напряжения на затворе полевого транзистора, при котором он находится в открытом состоянии.

10 При выполнении этого условия обеспечивается шунтирование катушки 3 индуктивности транзисторами 6 н 7 на время переключения транзисторов 4 и 5, т. е. устранение помех, возникающих в катушке индуктивности в момент переключения транзисторов 4 и 5.

В предлагаемом блоке возбуждения использованы катушка «Х» 3 интегральной микросхемы К1602РЦЗ, транзисторы КТ805Б

4 и 5, полевой транзистор КП909А б и его

20 экспериментальный аналог 7 другой проводимости, конденсаторы 8 и 9 емкостью

10 пФ и резисторы 10 и 11 сопротивлением 10 кОм любого типа.

Предлагаемый блок возбуждения позволяет устранить помехи, возникающие в ка25 ту е и дуктив ости в момент переключения транзисторов, что дает возможность исключить вызываемые этими помехами сбои в работе запоминающего устройства и сохранить записанную в нем ранее информацию, т. е. повысить надежность блока возбуждения для доменной памяти.

Блок возбуждения для доменной памяти, содержащий источники питания, источник магнитного поля управления в виде катушки индуктивности и два ключевых элемента на транзисторах, коллектор первого транзистора соединен с положительным полюсом первого источника питания, эмиттер пер40 вого транзистора — с коллектором второго транзистора и первым выводом катушки индуктивности, эмиттер второго транзистора соединен с отрицательным полюсом второго источника питания, положительный полюс которого соединен с отрицательным полю45 сом первого источника питания и вторым выводом катушки индуктивности, отличаюи ийся тем, что, с целью повышения надежности блока возбуждения, он содержит два демпфирующих элемента в виде полевых транзисторов с изолированными затворами разной проводимости, два накопительных элемента на конденсаторах и два согласующих элемента на резисторах, причем стоки полевых транзисторов подключены к первому выводу, а истоки — к второму выл воду катушки индуктивности, конденсаторы включены между затвором и стоком, а резисторы — между затвором и истоком соответствующих полевых транзисторов.