Устройство для контроля параметров линейных интегральных схем

 

Изобретение относится к контрольно-измерительной технике и позволяет расширить функциональные возможности устройства. Устройство содержит генератор 2 . стимулирующих сигналов, масштабный -усилитель 3, регулируемый усилитель 4, делектор 5, блок 6 вычитания , источник 7 опорного напряжения и аттенюатор 8. Кроме того, устройство имеет регулируемый усилитель 9, детектор 10, блок 11 сравнения, усилитель 12 постоянного тока, переключатель 13, генератор 14 импульсов и реверсивный счетчик 15. В устройство введены нормализатор 17, инвертор 18, блок 23 формирования уровней и блок 24 задания пределов. На выходе порогового блока 16 происходит сравнение выходного сигнала испытуемой микросхемы (М) 1 и сигналов сформированных уровней до, тех пор, пока выходной сигнал М 1 не станет меньше очередного уровня. Счетчик (С) 19 считает количество произведенных переключений. Результаты счета вводятся на блок 25 индикации. На выхосл

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ

4 л

ГОСУДАРСТ8ЕКНЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1030748 (21) 40774 14/24-2 1 (22) 16.06.86 (46) 23.05.88. Бюл. Ф 19 (72) В.Г. Стадченко, П.Н. Пашков, В.П. Негребецкий, А.Б. Малков и В.В. Адарюков (53) 621.317.799(088 ° 8) (56) Авторское свидетельство СССР

Ф 1030748, кл. С 01 R 31/28, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ ЛИНЕЙНЫХ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к контрольно-измерительной технике и позволяет расширить функциональные воэможности устройства. Устройство содержит генератор 2 стимулирующих сигналов, масштабный усилитель 3 регулируемый усилитель 4, делектор 5, блок 6 вы„„80„„1397859 А 2 читания, источник 7 опорного напряжения и аттенюатор 8. Кроме того, устройство имеет регулируемый усилитель 9, детектор 10, блок 11 сравнения, усилитель 12 постоянно го тока, переключатель 13, генератор 14 импульсов и реверсивный счетчик 15. В устройство введены нормализатор 17, инвертор

18, блок 23 формирования уровней и блок 24 задания пределов. На выходе порогового блока 16 происходит срав" нение выходного сигнала испытуемой микросхемы (М) 1 и сигналов сформированных уровней до, тех пор, пока выходной сигнал М 1 не станет меньше очередного уровня. Счетчик (С) 19 считает количество произведенных переключений. Результаты счета вводятся на блок 25 индикации. На вьгхоia97859 де нормализатора 22 формируется сиг- и коммутатор 20. При наличии выходналы логической единицы или логичес- ного сигнала М 1 на коммутатор 20 и кого нуля в зависимости от наличия С 19 поступает сигнал логическогд сигнала на его входе. Затем сигнал нуля, не оказывающий управляющего через инвертор 21 поступает на 019 воздействия. 2 ил.

Изобретение относится к контрольно-измерительной технике, может быть использовано для измерения параметров, контроля и классификации линейных интегральных схем по величине 5 коэффициента усиления и является усовершенствованием устройства по авт. св. У 1030748.

Целью изобретения является расширение функциональных мозможностей за счет контролй коэффициента усиления в заданном. интервале значений и повышение быстродействия за счет автоматизации контроля.

На фиг.1 изображена схема устрой!

5 ства; на фиг. 2 — структурная схема блока формирования уровней.

Устройство содержит испытуемую микросхему 1, генератор 2 стимулирующих сигналов, масштабный усилитель 3,20 регулируемый усилитель 4, детектор 5, блок 6 вычитания, источник 7 опорного напряжения, аттенюатор 8, регулируемый усилитель 9, детектор 10, блок 11 сравнения, усилитель 12 постоянного

25 тока, переключатель 13, генератор 14 импульсов, реверсивный счетчик 15, пороговый блок 16, нормалиэатор 17, инвертор 18, счетчик 19, коммутатор

20, инвертор 21, нормализатор 22, блок 23 формирования уровней, блок 24 задания пределов, блок 25 индикации.

Выход генератора 2 стимулирующих сигналов соединен с входами испытуемой микросхемы 1, масштабного усили- 35 теля 3 и блока 24 задания пределов, выход испытуемой микросхемы 1 соединен с входами аттенюатора 8, нормализатора 22 и первым входом порогового блока 16, выход масштабного усилителя 40

3 через последовательно соединенные регулируемый усилитель 4, детектор 5! блок 6 вычитания и усилитель 12 постоянного тока соединен с объединенными управляющими входами регулируемых усилителей 4 и 9, второй вход блока 6 вычитания соединен с выходом источника 7 опорного напряжения, выход регулируемого усилителя 9 через детектор 10 соединен с первым входом блока 11 сравнения, второй вход которого соединен с выходом источника 7 опорного напряжения, выход блока 11 сравнения соединен с управляющим входом переключателя 13, генератор

14 импульсов через последовательно соединенные переключатель 13 и реверсивный счетчик 15 соединен с вторым входом управляемого аттенюатора

8, выход которого соединен с вторым входом регулируемого усилителя 9,выход генератора 14 импульсов через переключатель 13 соединен с прямым и инверсным счетными входами реверсивного счетчика 15, кодовые входы которого соединены с управляющими входами аттенюатора 8, второй вход порогового блока 16 соединен с выходом коммутатора 20, выход порогового блока 16 соединен с входом нормалиэатора 17, выход которого соединен с первым входом счетчика 19 и через последовательно включенный инвертор

18 — с прямым управляющим входом коммутатора 20, выход нормализатора 22 соединен с входом инвертора 21, выход которого соединен с вторым входом счетчика 19 и вторым управляющим входом коммутатора 20, выходы блока 24 задания пределов соединены с входами блока 23 формирования уровней, выходы которого соединены с коммутируемыми входами коммутатора 20, выход счетчика 19 соединен с входом блока 25 индикации.

Блок 23 формирования уровней состоит из блока 26 вычитания, делителя

27, п/2 формирующих блоков 28.128.п/2 сложения и (п/2-1) формирующих блоков 29. 1-29(n/2-1) вычитания, уск где у з 139785

Входы блока 26 вычитания соединены с входами блока 23 формирования уровней, выход блока 26 вычитания соединен с входом делителя 27 выход кото>

5 рого соединен с первыми входами формирующих блоков 28.1-28.n/2 сложения и первыми входами формирующих блоков

29.1-29(п/2-1) вычитания, второй вход первого формирующего блока 29.1 вычи- ip тания соединен с первым входом и первым выходом блока 23 формирования уровней, второй вход последующих формирующих блоков 29.i вычитания соединен с выходом предыдущих формирующих 15 блоков 29.i-1 вычитания, второй вход первого формирующего блока 28.1 сложения соединен с вторым входом и последним выходом блока 23 формирования уровней, второй вход последующих фор- 2ð мирующих блоков 28.i сложения соединен с выходом предыдущих формирующих блоков 28.i-1 сложения, выходы формирующих блоков 28.1-28.п/2 сложения и формирующих блоков 29.1-29(п/2-1) 25 вычитания соединены с соответствующими выходами блока 23 формирования уровней.

Устройство работает следующим образом. 30

Испытательный сигнал напряжения синусоидальной формы заданного уровйя поступает на вход испытуемой схемы, а также на вход масштабного усилителя 3 и блока 24 задания пределов.

Усиленный в k раз с выхода микросхемы 1 сигнал у = kx поступает на аттенюатор 8. Если значение х„, преобразованное масштабным усилителем 3, регулируемым усилителем 4, детектором

5 на первом входе блока 6 вычитания, а не равно значению z сигнала на выходе источника 7 опорного напряжения, то сигнал с выхода блока 6 вычитания, 45 усиленный и проинвертированный усилителем 12 постоянного тока, значение которого пропорционально разности (x,„-. я ), будет изменять коэффициенты усиления kp 1и. k p)1 регулируемых усилителей 4, 9 до тех пор, пока не наступит равенство х z к,>.

ПРи этом х си= х 1с „„k р1 „+dg 1 = о > где 1 „, 1 „ — коэффициенты усиления масштабного усилителя

3 и регулируемого усилителя 4;

dg; — погрешность преобразования детектора среднеквадратичных значений 5.

При этом 1с „; — 1ср„ = kð, где k p„>коэффициент усиления регулируемого усилителя 9.

Вместе с тем, если значение у си сигнала на выходе детектора 10 не равно значению z о сигнала источника опорного напряжения, то блок 11 сравнения в зависимости от знака разности (у, — z ) установит переключатель

13 в такое состояние, что импульсы с выхода генератора 14 будут поступать соответственно на прямой или инверсный вход счетчика 15. Пусть (у „ вЂ” z, ) v О, тогда импульсы с генератора 14 через переключатель 13 будут поступать на прямой вход счетчика 15 и код N в нем буде г увеличиваться. Соответственно коду N коэффициент ослабления k » аттенюатора 8 увеличивается до тех пор, пока значение у,„ выходного сигнала детектора 10 не превысит значение z о источника 7 опорного напряжения. После этого блок

11 установит переключатель 13 в состояние, при котором импульсы с генератора 14 будут поступать на инверсный вход счетчика 15, и код N в нем и соответственно коэффициент ослабления, аттенюатора 8 будут уменьшаться до тех пор, пока значение у не стаС нет меньше зная ния z и т.д. В результате нескольких чередующихся циклов увеличения и уменьшения коэффициент ослабления аттенюатора 8 становится равным коэффициенту ослабления ячейки аттенюатора 8, соответствующей младшему разряду счетчика 15.

При этом с»г kpl> dg 1 zo> значение сигнала на выходе микросхемы 1; значение коэффициента ослабления аттенюатора 8 в момент равенства у „= z ;

kр 4= kp погрешность преобразования детектора 10 среднеквадратичных значений в момент равенства у „=

При условии идентичности динамических характеристик функций преобразования детекторов 5 и 10 в точках х-к= Ус = о > dg1 82 bg> х kN,„kã + dg = у k< kp + hg °

5 13978

При этом значение k, коэффициента ослабления аттенюатора 8 и соответствующий ему код N в счетчике 15 равны, х .k&3 1 асс

У м ь где k — коэффициент усиления испытуемой микросхемы.

Вместе с тем испытательный сигнал х с выхода генератора 2 стимулирующих сигналов поступает на вход блока

24 задания пределов, на выходах которого два cHrHana у манс к макс х; умен

= k„„„ x пропорциональны заданным предельным значениям коэффициента усиления 1с„„„с и k „„. Выходные сигнаyì „ñ,и у ман блока 24 задания пределов поступают на входы блока 23

1 формирования уровней, который формирует заданное количество уровней.

Формирование уровней происходит следук|цим образом. Сигналы у„„,с и у„„„ поступают на входы блока 26 вычитания, на выходе которого сигнал 25 пропорционален разности (у „, — у „„)

x (k („ k н ) 4 У ЭтОт сигнал с выхода блока 26 вычитания подается на вход делителя 27, С выхода делителя 27 сигнал юкс k мин и входы формирующих блоков 29.i вычитания и формирующих блоков 28.i сложения. На второй вход первого формирующего блока 28 ° 1 сложения подается

35 сигнал у „, с выхода блока 24 задания пределов. С выхода первого формирующего блока 28. t сложения сигнал

kмакс +(и-1)k мин .х подается на 40 и вход второго формирующего блока 28. 2 сложения и далее на второй вход каждого последующего формирующего блока

1с на кс + (и к) 1с мам сложения сигнал х 45 и подается с выхода предццущего формирующего блока сложения. Кроме того, выходные сигналы всех формирующих блоков сложения являются выходными сигналами блока 23 формирования уров50 ней. На второй вход первого формирующего блока 29. 1 вычитания подается сигнал у „, с выхода блока 24 задания пределов. С выхода первого формирующего блока 29.1 вычитания сигнал

«кс (n 1) + k «., х ПОдается на

ll вход второго формирующего блока 29, 2

59 вычитания и далее на второй вход каждого последующего формирующего блока

1 макс (п 1)+> см<сн вычитания сигнал и подается с выхода предыдущего формирующего блока вычитания. Кроме того, выходные сигналы всех формирующих блоков вычитания являются выходными сигналами блока 23 формирования уровней. Входные сигналы блока 23 формирования уровней у „, = k ма„, х и у „„ = k «„ x также подаются на выход блока 23 формирования уровней.

Таким образом на выходе блока 23 формирования уровней формируется набор выходных сигналов величинами от х до k „дх дискретностью

kмс1кс keuн

° х. и

С выхода блока 23 формирования уровней сигналы поступают на входы коммутаора 20, который поочередно, начиная с k мнн х, подключает входные сигналы к выходу. С выхода коммутатора 20 сигнал поступает на второй вход порогового блока 16, на первый вход которого поступает сигнал с выхода испытуемой микросхемы 1. В пороговом блоке происходит сравнение сигнала k-х с выхода испытуемой микросхемы 1 с сигналами заданных уровней.

В там случае, когда (+ ° k макс k мин и на выходе порогового блока 16 есть сигнал, в противном случае — сигнал отсутствует. С выхода порогового блока 16 сигнал поступает на вход нормализатора 17, который вырабатывает на выходе при наличии сигнала на входе сигнал логической единицы, при отсутствии сигнала на входе — сигнал логического нуля. Сигнал логической единицы поступает на вход счетчика

19, который производит счет поступающих логических единиц. Кроме того, сигнал с выхода нормализатора 17 чере3 инвертор 18 поступает на первый управляющий вход коммутатора 20. При наличии сигнала логической единицы с на выходе нормализатора 17 на первом управляющем входе коммутатора 20 будет сигнал логического нуля, не вызывающий никаких управляющих воздействий, при наличии сигнала логического нуля на выходе нормалиэатора 17 на первом управляющем входе коммутатора

7 13978

20 — сигнал логической единицы, который производит прекращение переключений. Для устранения нежелательного воздействия сигнала логической едини5 цы, появляющегося при переключении, первый управляющий вход коммутатора

20 на время переключения запирается.

Таким образом в пороговом блоке

16 производится сравнение выходного сигнала испытуемой микросхемы 1 и сигналов сформированных уровней до тех пор, пока выходной сигнал испытуемой микросхемы не станет меньше очередного уровня. Счетчик 19 считает количество произведенных переключений.

Результаты счета выводятся на блок

25 индикации.

Сигнал с выхода испытуемой ьщкро- 20 схемы 1 поступает на вход нормализатора 22, на выходе которого формируются сигналы логической единицы и логического нуля в зависимости от того, есть ли или нет сигнал на входе25

С выхода нормализатора 22 сигнал через инвертор 21 поступает на управляющий вход счетчика 19 и второй управляющий вход коммутатора 20. При наличии выходного сигнала испытуемой микросхемы 1 на управляющий вход счетчика 19 и коммутатора 20 поступавт сигнал логического нуля, не окаР зывающий управляющего воздействия, При замене испытуемой интегральной

35 микросхемы 1 сигнал с ее выхода отсутствует и на управляющий вход счетчика 19 и коммутатора 20 поступает управляющий сигнал логической

59 8 единицы, который устанавливает их в исходное состояние.

Формула изобре тени

Устройство для контроля параметров линейных интегральных схем по авт.св.

Ф 1030748, о т л и ч а ю щ е с я тем, что, с целью расширения функциональных возможностей за счет контроля коэффициента усиления в заданном интервале значений и повышения быстродействия за счет автоматизации контроля, в него введены пороговый блок, первый и второй нормализаторы, первый и второй инверторы, счетчик, коммутатор, блок формирования уровней, блок записи задания пределов, блок индикации, причем первый вход порогового блока соединен с клеммой для подключения выхода объекта контроля и с входом первого нормализатора, выход которого через первый инвертор соеди нен с первым входом сЧетчика и первым входом коммутатора, выход которого соединен с вторым входом порогового блока. выход которого через вто рой нормализатор соединен с входом второго инвертора и с вторым входом счетчика, выход которого соединен с входом блока индикации, выход второго инвертора соединен с вторым входом коммутатора, третьи входы которого соединены с соответствующими выходами блока формирования уровней, входы которого соединены с соответствующими выходами блока задания пределов, вход которого соединен с клеммой для подключения входа объекта контроля °

1397859 (Риа 2

Составитель В. Юхлин

Редактор С. Пекарь Техред Л.Сердюкова Корректор Г. Решетник

Заказ 2267/45 Тирах 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Пройзводственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4