Устройство для сопряжения эвм с микропроцессором

 

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах управления, сбора и обработки информации. Целью изобретения является распшрение номенклатуры сопрягаемых устройств. Устройство содержит два блока 1 и 4 приемопередатчидешифратор 3 управляющих сигнадешифратор 3 адреса и шифратор ил., ков, лов, 5. 7 1 т абл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 06 У 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4 21 47 86/24" 24 (22) 12. 01. 87 (46) 23.07.88. Бюл. У 27 (72) А. Г.Якименко, А.М. Гаркавенко и Ю.Ф.Игнатуша (53) 681 . 325 (088. 8) (56) Авторское свидетельство СССР

В 101 3938, кл. G 06 F !3/14, 1981.

Авторское свидетельство СССР

У 1251093, кл. G 06 Р 13/00, 1 984.

„„SU„» 1411?63 А1 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С МИКРОПРОЦЕССОРОМ (57) Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах управления, сбора и обработки информации. Целью изобретения является расширение номенклатуры сопрягаемых устройств. Устройство содержит два блока 1 и 4 приемопередатчиков, дешифратор 3 управляющих сигналов, дешифратор 3 адреса и шифратор

5. 7 ил., 1 табл.

14!1763 к микропроцессору, но они не выбраны. Выбираются приемо-передатчики сигналом Устройство выбрано". В режим приема информации от микропро5 цессора приемопередатчики переводятся сигналом ПРД.

1цифратор 5 (фиг. 6) формирует сигналы, управляющие обменом информации, и содержит диод 37, резистор

38, конденсатор 39, элемент И-НЕ 40, резистор 41 диод 42 конденсатор 43, элементы И-НЕ 44 — 52, ждущий мультивибратор 53 и элемент HF 54, Перечень и. назначение сигналов интерфейса приведены в таблице, Обмен информацией между ЭВМ и микропроцессором осуществляется байтами с опросом готовности. Показанный на

1 фиг, 1 блок 55 связи в состав устройства не входит.

Сигнал

Назначение

МДО-МД7

Информация

"Запись УВВ"

"Чтение УВВ"

"Ввод CP"

CSCPI

Подтверждает> что информация принята ЭВМ

CSCP2-

CSlvCS2

NA0 CP

"Сброс" разом.

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах управления, сбора и обработки инфорM&1tH H .

Пель из обре те ния — расширение номенклатуры сопрягаемых устройств, На фиг, 1 приведена структурная схема устройства для сопряжения ЭВМ с микропроцессором; на фиг. 2 — схема первого блока приемопередатчиков на фиг. 3 — схема дешифратора управляющих сигналон; на фиг. 4 — схема дешифратара адреса; на фиг. 5 — схема второго блока приемопередатчиков на фиг, 6 — схема шифратора; на фиг. 7 — временные диаграммы работь устройства в режимах ввода и вывода (Устройство содержит первый блок приемопередатчиков, дешифратор 2 управляющих сигналов, дешифратор 3 адреса, второй блок 4 приемопередат— чиков и шифратор 5.

Первый блок 1 приемопередатчиков ( (фиг. 2) предназначен для приема или передачи информации в канал ЭВМ и ( состоит из четырех многоканальных приемопередатчиков 6 — 9. Эти приемопередатчики находятся в режиме приема информации от ЭВМ (режим Вы3О вод"), В режим выдачи информации в ЭВМ из микропроцессора приемопередатчики переводятся сигналом ПРД. Дешифратор 2 управляющих сигналов (фиг. 3) производит дешифрацию команд35 и формирует соответствующие управляющие сигналы. Дешифратор содержит элементы ИЛИ-HF. !0 — 13 регистр 14, элемент HE 15, резистор 16, диод 17,. конденсатор 18, элементы И-НЕ 19 и 40

20, HF. 21, И-HE 22 — 24 и HF 25. Дешифратор 3 адреса (фиг, 4) производит дешифрацию адресов при обмене информацией и содержит элементы HE 26, И 27 — 31, HF. 32 и И-НЕ 33 45 и D-триггер 34, На входы дешифратора поступают адресные сигналы А 04

12, канальный сигнал К ВУ Н и сигнал синхронизации СИА, При совпадении поступающего адреса с адресом уст- 50 ройства сопряжения дешифратор выставляет сигнал "устройство выбрано".

Второй блок 4 (фиг. 5)- приемопередатчиков предназначен для приема или передачи информации в канал микропроцессора и состоит из двух магистральных нриемопередатчиков 35 и 36 ° Эти приемопередатчики находятся н режиме передачи информации

Сигнализирует микропроцессору, что на шинах

МДО-МД7 находится информация

При чтении информации из микропроцессора пе" реводит приемопередатчики блока связи в режим передачи информации

Адресуют один из микро процессоров, с. которым в данный момент обменивается информацией

ЭВМ

Выборка в блоке связи приемопередатчика данных или приемопередатчика служебного байта

Сбрасывает внешние уст; ройства

Устройство работает следующим об14117 3

Устройство обеспечивает работу в режимах Ввод и Вывод".

В режиме Ввод" (временная диаграмма, фиг. 7) информация передается иэ микропроцессора в ЭВМ. 5

Порядок выполнения операций сле— дующий. ЭВМ в адресной части передает по линиям К ДА (00 — 15) Н в блок 1 (фиг. 1) приемопередатчиков адрес устройства сопряжения, а также сигнал К ВУ Н в дешифратор 3 адреса.

Дешифратор 3 адреса дешифрирует принятую информацию (А04 — 12) и вырабатывает сигнал "Устройство выбрано", через 150нс после выдачи адреса вырабатывается сигнал К СИА Н, по переднему фронту которого сигнал "Устройство выбрано" запоминается в дешифраторе 3 адреса на время действия сигнала К СИА Н, а в дешифраторе 2 управляющих сигналов запоминаются значения сигналов AOI — 03, После этого ЭВМ снимает информацию с линий

К ДА.(00 — 15)Н, очищает линию

К BY Н и выставляет в дешифратор 2 управляющих сигналов сигнал ввод Н сигнализируя о том что

ЭВМ готова принять информацию от . устройства для сопряжения, Дешифратор 2 управляющих сигна- 30 лов, приняв сигналы К СИА Н, "К. ввод Н", "Устройство выбрано", формирует сигналы "Ввод", AOI - 03 и ПРД, который переводит блок 1 приемопередатчиков в режим передачи 1 35 данных к ЭВМ, а блок 4 приемопередатчиков — в режим приема информации от микропроцессора. Работа этого блока разрешается сигналом "Устройство выбрано". По сигналам "Ввод" 40 и A01 — 03 шифратор 5 выставляет сигналы адресации CSCPI, С$СР2, CSI

CS2, МАО CP и сигнал разрешения чтения "Чтение УВВ".

При наличии сигналов адресации 45 и, Чтение УВВ" происходит чтение информации от микропроцессора ° Эта информация поступает через блок 4 приемопередатчиков по шинам ДΠ— 7 в блок I приемопередатчиков, который выставляет эту информацию в канал

ЭВМ. Одновременно с задержкой относительно сигнала "К ввод Н" дешифратор 2 управляющих сигналов формирует сигнал К СИП Н, который извещает

ЭВМ, что информация выставлена в канал.

Одновременно с задержкой относительно сигнала "К ввод Н" шифратор 5

63 формирует сигнал "Ввод CP" извещающий микропроцессор, что информация принята ЭВМ. ЭВМ принимает сигнал

К СИП Н, принимает данные с канала и снимает сигнал "K ввод". Дешифратор 2 управляющих сигналов снимает сигнал К СИП Н, завершая передачу данных, ЭВМ по заднему фронту

К СИП Н снимает сигнал К СИА Н, saвершая канальный цикл "Ввод".

В режиме Вывод" (временные диаграммы, фиг. 7) информация передается. из ЭВМ в микропроцессор.

ЭВМ выставляет на линии К ДА (00 — 15) Н адрес устройства сопряжения и сигнал К ВУ Н. Дешифратор 3 (фиг, 1) адреса дешифрирует информацию и вырабатывает сигнал "Устройство выбрано". Через 150 нс после выдачи адреса ЭВМ вырабатывает сигнал

К СИА Н, по переднему фронту которого запоминаются значения сигналов

AOI — 03 и "Устройство выбрано", который разрешает работу дешифратора 2 управляющих сигналов и блока 4. приемопередатчиков данных.

ЭВМ снимает адрес, очищает линию

К ВУ Н, после чего помещает данные на линии К jlA (00 — 07) и через

100 нс выдает сигнал нК вывод". Дешифратор 2 управляющих сигналов, приняв сигналы К СИА Н, "K вывод", Устройство выбрано", формирует сигналы

"Вывод", АОI — 03 и ПРД. Сигнал ПРД переводит блок 1 приемопередатчиков в режим приема данных из ЭВМ, а блок

4 приемопередатчиков — в режим передачи данных в микропроцессор, По сигналам "Вывод" и AO — 3 шифратор 5 выставляет сигналы адресации С СРI, С СР2, С 1 С 2, MAO CP и сигнал "Запись УВВ", который, извещает блок 55 связи, что на шинах МДΠ— 7 находит-, ся информация.

При наличии сигналов адресации и

"Запись УВВ" происходит запись информации в микропроцессор, Дешифратор 2 управляющих сигналов посылает в ЭВМ сигнал К СИП Н, означающий, что данные приняты устройством для сопряжения, ЭВМ, получив сигнал

К СИП Н, очищает через 150 нс линию

"К вывод", а через 250 нс после получения сигнала К СИП Н ЭВМ снимает данные с линий К ДА (00 — 07) Н, Устройство для сопряжения снимает сигнал К СИП Н, а 3ВМ снимает сигнал К СИА Н, завершая тем самым цикл вывода °

IVIII

В предлагаемом устройстве обмен между 3BN и микропроцессором происходит по инициативе ЭВИ. Обмен начинается с анализа служебного байта, в котором содержится информация, что

5 микропроцессор готов передавать или принимать информацию, Проанализировав его, ЭВИ переходит в режим приема либо в режим выдачи информации, 1g

Формула изобретения

Устройство для сопряжения ЭВИ с (.микропроцессором, содержащее дешифратор адреса, дешифратор управляющих сигналов, первый блок приемопередатчиков, причем информационный вход дешифратора адреса является входом ( устройства для подключения к выходу выборки ЭВ1, группа информационных

l входов-выходов первого блока приемопередатчиков образует группу входоввыходов устройства для подключения к группе информационных и адресных входов-выходов ЭВИ, первый, второй, тре- р5 тий и четвертый информационные входы .и первый выход дешифратора управляющих сигналов являются входами и выходом устройства для подключения соответственно к выходам ввода, вывода, установки, синхронизации и к входу синхронизации ЭВИ, при этом группа старших разрядов информационного выхода первого блока приемопередатчиков соединена с группой информа35 ционных входов дешифраторов управляющих сигналов, группа младших разрядов информационного выхода первого блока приемопередатчиков соединена с группой информационных входов дешиф763 ратора адреса, второй и третий выходы дешифратора управляющих сигналов соединены соответственно-с входом ре" жима работы первого блока приемопередатчиков и синхровходом дешифратора адреса, о т л и ч а ю ш е е с я тем, что, с целью расширения номенклатуры сопрягаемых устройств, в него введены шифратор и второй блок приемопередатчиков, причем первый — восьмой выходы шифратора являются выходами устройства для подключения соответственно к входам сброса, выбор ки, первому, второму и третьему адресным входам, входам чтения, подтверждения, записи микропроцессора, группа информационных входов-выходов второго блока приемопередатчиков образует группу. входов-выходов устройства для подключения к группе информационных входов-выходов микропроцессора, приr этом группа информационных выходов второго блока приемопередатчиков соединена с группой информационных входов первого блока приемопередатчиков, группа информационных выходов которого соединена с группой информационных входов второго блока приемопередатчиков, вход.. режима работы которого соединен с четвертым выходом дешифратора управляющих сигналовр разрешающий вход которого соединен с выходом дешифратора адреса, с разрешающим входом второго блока приемопередатчиков, с разрешающим входом шифратора, группа информационных входов которого соединена с группой выходов дешифратора управляющих сигналов.. ) 611763! 1 1 6 3

141 763

1411763

1 411 763

И

РГлй/и„8&/

Яанюиг

gimp-0 Ьф.

Иод /moue ежив„ныЫ

Ч ес

РФИФР

8 УжМ

Уст о Iuf.

Яаюиа бЬг. 7

Составитель С. Пестал

Редактор П. Гереши Техред М,Дидык Корректор С. Черни

Заказ Эоб3/45

Тираж 704 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная,