Логический элемент

 

Изобретение относится к импульсной технике и может быть использовано при построении логических элементов на биполярных транзисторах. Цепь изобретения - расширение функциональных возможностей, достигается за счет возможности реализации функции ИЛИ-НЕ. Логический элемент собран на транзисторах 1-4 первого типа проводимости и транзисторах 5-8 второго типа проводимости и может выполнять логическую функцию 2ИЛИ-НЕ. При этом количество выходов может быть увеличено за счет увеличения количества параллельно-последовательно включенных транзисторов. Предложенный логический злемент предназначен для изготовления по Планерной (тонкоштеночной) полупроводниковой технологии. Топология изготовления транзисторов - гребенчатая. 1 ил. 15 с ю о // 00 Ч tc о 12

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1413720 (51) 4 Н 03 К 19/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

7D

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4)07553/24-21 (22) !8..08.86 (46) 30. 07. 88. Бюл. У 28 (75) А.Л.Якимаха (53) 621.374(088.8) (56) Авторское свидетельство СССР

В !320896, кл. Н 03 К )9/08, 1986 °

Авторское свидетельство СССР

Ф 1365352, кл. Н 03 К 19/08, 1986. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и может быть использовано при построении логических элементов на биполярных транзисторах. Цель изобретения - расширение функциональных возможностей, достигается за счет возможности реализации функции

ИЛИ-НЕ. Логический элемент собран на транзисторах I 4 первого типа проводимости и транзисторах 5-8 второго типа проводимости и может выполнять логическую функцию 2ИЛИ-НЕ. При этом количество выходов может быть увеличено за счет увеличения количества параллельно-последовательно включенных транзисторов. Предложенный логический элемент предназначен для изготовления по планарной (тонкопленочной) полупроводниковой технологии.

Топология изготовления транзисторов— гребенчатая. 1 ил.

1413720

Изобретение относится к импульсной технике, а именно к логическим элементам на биполярных транзисторах.

Цель изобретения — расширение

5 функциональных возможностей логического элемента, а именно реализация функции ИЛИ-HE.

На чертеже представлена принципиальная схема логического элемента.

Логический элемент содержит первый, второй, третий и четвертый транзисторы 1-4 первого типа проводимости, пятый, шестой, седьмой и восьмой транзисторы 5-8 второго типа про- 15 водимости, эмиттеры транзисторов 1 и

2 .соединены с общей шиной, базы соответственно с эмиттерами транзисторов

3 и 4, базы которых соединены соответственно с первым и вторым входами 20

9 и 10, коллекторы — с вторым выходом 11, коллекторы транзисторов 1 и 2 соединены с первым выходом 12 и кол лекторами транзисторов 5 и 6, базы которых соединены соответственно с третим и четвертым входами 13 и 14, эмиттеры — соответственно с базами транзисторов 7 и 8, эмиттер транзистора 7 соединен с шиной питания 15, коллектор — с эмиттером транзистора ЗО

8, коллектор которого соединен с выходом 11.

Логический элемент работает следующим образом.

Логический элемент имеет четыре состояния (режимы нормальной работы).

В первом состоянии на входы 9,10, 13 и 14 подается уровень напряжения

"О" (при этом входы 9 и 10 могут быть не обеспечены входными токами, а вхо- 40 ды 13 и 14 должны быть обеспечены токами, хотя и малыми). Тогда транзис,торы 1-4 .будут находиться в запертом состоянии (на выходе 12 устройства будет уровень 1, не обеспеченный 45 током), а транзисторы 5-8 — в открытом (на выходе 11 устройства будет уровень "1", обеспеченный током, поскольку ток коллекторов транзисторов

7 и 8 значительно больше тока коллекторов транзисторов 5 и 6).

Во втором состоянии на входы 10 и 13 подается уровень "0", а на входы 9 и 14 — уровень "1". Тогда транзисторы 2„4 и 8,6 будут находиться в закрытом состоянии, а транзисторы

1,3 и 7,5 — в открытом. Открытый транзистор 1 обеспечивает уровень

"О" на выходе 12 устройства (током обеспечен), а на выходе 11 устройства будет потенциальное состояние

"0", поскольку ток транзистора 3 значительно меньше, чем у транзистора 1.

В третьем состоянии на входы 10 и

13 подается уровень "1", а на входы

9 и 14 — уровень "О". Тогда транзисторы 2,4 и 8,6 будут открыты, а транзисторы 1,3 и 7,5 — закрыты. Открычий транзистор 2 обеспечивает уровень "О" на выходе )2 (обеспеченный тоном), а открытый транзистор 4 обеспечивает уровень "0" на выходе 11 (потенциальный).

В четвертом состоянии на все входы 9,10,13 и 14 подается высокий уровень "1". Тогда транзисторы 1-4 будут открыты, а транзисторы 5-8 — закрыты. Очевидно, что на выходе 12 устpoAcTBG будет уровень "О" (обеспеченный током), на выходе 11 — уровень

"0 (не обеспеченный током).

Таким образом, логический элемент выполняет функцию 2ИЛИ-НЕ. Очевидно, что количество логических входов может быть увеличено за счет увеличения количества параллельно-последовательно включенных транзисторов. В режиме переключения устройства с одного логического состояния на выходе в другое исключена ситуация прохождения сквозного тока через открытые транзисторы 1,2 и 7,8, что уменьшает потребление энергии в режиме переключения.

К напряжению питания Uqq, прикладываемого к шине 15, предъявляется одно требование, чтобы оно не превышало суммарную величину пороговых напряжений U транзисторов противоположного типа проводимости:

Ucc « (11т + Ut ) <2В, П при котором эти транзисторы еще работают на экспоненциальном участке

ВАХ.

Очевидно, что входы 9,13 и 10,14 могут быть попарно объединены, если управляющие напряжения "О" и "1" обеспечены токами в обоих состояниях (симметричный вход).

Данный логический элемент предназначен для изготовления по планарной (тонкопленочной) полупроводниковой технологии. Топология изготовления транзисторов — гребенчатая. Геометрические размеры транзисторов 1,2 и

7,8 могут быть равны друг другу или

1413720 отличаться при различных концентрациях легирующнх примесей в полупроводнике областей баз. В то же время геометрические размеры транзисторов

3,4 и 5,6 могут быть в 5-10 раз меньше по отношению к транзисторам 1,2 и 7,8, поскольку протекающие через них токи значительно меньше.

Составитель А.Янов

Техред Й.дидык Корректор Г.Решетник

Редактор К.Крупкина

Заказ 3793/56 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4

Формула изобретения

Логический элемент, содержащий четыре транзистора первого типа проводимости, эмиттеры первого и второго транзисторов соединены с общей шиной,1» базы подключены соответственно к эмиттерам третьего и четвертого транзисторов, базы которых подключены соответственно к первому и второму входам, базы пятого и шестого транзисторов второго типа приводимости подключены соответственно к третьему и четвертому входам, эмиттеры — соответственно к базам седьмого и восьмого транзисторов второго типа проводимости, эмиттер седьмого транзистора соединен с шиной питания, коллектор пятого транзистора соединен с первым выходом и коллектором второго транзистора, коллектор четвертого транзистора подключен к второму выходу, отличающийся тем, что, с целью расширения функциональных возможностей, коллектор седьмого транзистора соединен с эмиттером восьмого транзистора, коллектор которого соединен с вторым выходом и коллектором третьего транзистора, а коллектор первого транзистора соединен с первым выходом и коллектором шестого транзистора.