Устройство формирования импульсов на мдп-транзисторах

 

Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных воздействий. Цель изобретения - расширение функциональных SZ (Л

союз советсиих социАлистичесних

РЕСПУБЛИК (19) (11) А1 (gg g Н 03 К 19/094 19/08

f и -, $$ (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4061598/24-21 (22) 24,04,86 .(46) 15.10.87. Бюл. Н - 38 (72 ) А. Г. Солод

{53) 621.374 (088.8) (56) Авторское свидетельство СССР и 1170599, кл, Н 03 К 5/15, 1984, Авторское свидетельство СССР

11 531284, кл. Н 03 К 19/08, 1974, (54 ) УСТРОЙСТВО ФОРМИРОВАНИЯ ИМПУЛЬСОВ НА МДП-ТРАНЗИСТОРАХ (57) Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных во здействий. Цель изобретения — расширение функциональных

134533 возможностей и повышение надежности— достигается путем регулирования уровней формируемых импульсов, блокировки выхода по внешнему сигналу и перевода выхода устройства в высокоимпедансное состояние при коротком замыкании выходной шины, Для этого в устройство дополнительно введены согласующий усилитель 1, два дополнительных двух та кт ных усилит еля 2 и

25, четыре инвертора 19, 20, 22 и 23, предварительный усилитель 24 низкого уровня, элемент 2 И-KIH-HE 21, эле—

9 мент 26 задержки, три рехуронне вых транзисторных цепочки 4, 7 и 27, коммутируюший транзистор 28 и пять блокирующих транзисторов 14, 15, 16, 17 и 18. В устройстве обеспечивается блокировка выходного сигнала при коротком замыкании выходной шины 35 на высокий или низкий уровень напряжения, Это позволяет использовать устройство в случаях, при которых возможны короткие замыкания выходной шины, что расширяет область его npu. менения. 2 ил.

Устройство содержит согласующий ЗО усилитель 1, первый дополнительный двухтактный усилитель 2, инвертор с токостабилизирующей нагрузкой 3, первую трехтранэисторную последовательную цепочку 4, первый 5 и второй 6 двухтактные усилители, вторую трехтранэисторную последовательную цепочИзобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве задатчика режимных воздействий, Цель изобретения — расширение функциональных возможностей и повышение надежности за счет обеспечения возможности регулирования уровней формируемых импульсов„ блокировки выхода по внешнему сигналу и перевода выхода устройства в высокоимпедансное состояние при коротком замыкании выходной шины, Цель достигается путем введения в устройство согласуюшего усилителя, двух дополнительных двухтактных усилителей, предварительного усилителя низкого уровня; четырех инверторов, элемента 2 И-ИЛИ НЕ, элемента задержки, трех двухтранзисторных цепочек, коммутирующего и пяти блокирующих транзисторов, На фиг,l приведена принципиальная схема устройства; на фиг,2 — временные диаграммы работы устройства в различных режимах, соответствующих раэличным моментам времени.

2 ку 7, усилитель 8 обратной связи, первый 9, второй 10, третий 11 накопительные конденсаторы, первую 12 и вторую 13 двухтранэисторные цепочки, первый 14, второй 15, третий 16 четвертый 17, пятый 18 блокирующие транзисторы, первый 19 и второй 20 инверторы, элемент 2 И-ИЛИ/НЕ 21, третий 22 и четвертый 23 инверторы, предварительный усилитель 24 низкого уровня, второй дополнительный двухтактный усилитель 25, элемент задержки 26, третью двухтранзисторную цепочку 27, коммутирующий транзистор

28, шину 29 питания, общую шину 30, шину 31 входного сигнала, шину 32 блокирующего сигнала, шину 33 низкого уровня, шину 34 высокого уровня, выходную шину 35. !

Согласующий усилитель 1, первый дополнительный двухтактный усилитель

2, инвертор с токостабилизируюшей нагрузкой 3, первая трехтранзисторная последовательная цепочка 4, первый 5 и второй 6 двухтактные усилители, вторая трехтранзисторная последовательная цепочка 7, усилитель обратной связи 8, первый инвертор 19 второй,инвертор 20, третий инвертор

22 и предварительный усилитель низкого уровня 24 включены между шиной питания 29 и общей шиной 30. Вход

36 согласуюшего усилителя 1 подключен к шине 31 входного сигнала, а его выход 37 — к инвертируюшему входу 38 дополнительного двухтактного ной последовательной цепочки 4, Третий накопительный конденсатор ll включен между выходом 60 второго двухтактного усилителя 6 и точкой соединения 61 зарядного и второго 56 транзисторов второй трехтранзисторной последовательной цепочки 7. Выход 62 элемента задержки 26 подключен к выходу первого инвертора 19 выход которого подключен к входу второго инвертора 20, к второму входу 63 элемента И-ИЛИ/НЕ 21 и к saтвору первого транзистора 64 второй двухтранзисторной цепочки 13, Выход второго инвертора 20 подключен к третьему входу 65 элемента 2 И-ИПИ/

НЕ 21 и к затвору второго транзистора 66 второй двухтранзисторной цепочки. 13. Четвертый вход 67 элемента 2 И-ИЛИ/HE 21 подключен к выходу

68 третьего инвертора 22, Первый вход 69 элемента 2 И-ИЛИ/НЕ 21 подключен к входу 70 третьего инвертора

22 и к выходной шине 35. Элемент

2 И-ИЛИ/HE 21 и третий инвертор 22

:включены между шиной. питания 29 и одним из входов 71 третьей двухтранзисторной цепочки 27. Выход 72 четвертого инвертора 23 подключен к затворам транзисторов 73 и 74 третьей двухтранзисторной цепочки 27 и к затвору одного из транзисторов первой двухтранзисторной цепочки 12, затвор второго транзистора которой подключен к точке 75 соединения транзисторов 64 и 65 второй двухтранзисторной цепочки 13, Точка 76 соединения первого и второго транзисторов второй трехтранзисторной последовательной цепочки 7 подключен к стоку пятого блокирующего транзистора 18 и к повторяющему входу 77 второго дополнительнго двухтактного усилителя 25, инвертирующий вход 78 которого подключен к стоку четвертого блокирующего транзистора 17 и к выходу 79 предварительного усилителя низкого уровня 24. Второй дополнительный двухтактный усилитель 25 включен между шиной 34 высокого уровня и шиной 33 низкого уровня, Выход

80 второго дополнительного двухтактного усилителя 25 подключен к вы55

Истоки всех блокирующих транзисторов 14-18, сток коммутирующего транзистора 28 подключены к точке з 1 345339

4 усилителя 2, к входу 39 инвертора с токостабилизирующей нагрузкой 3,. к затвору первого транзистора 40 первой трехтранзисторной последова5 тельной цепочки 7 и к входу 41 элемента задержки 26. Выход 42 первого дополнительного двухтактного усилителя 2 подключен к. входу 43 усилитетеля 8 обратной связи к входу 44 предварительного усилителя 24 низкого уровня, Выход 45 усилителя 8 обратной связи подключен к затвору о первого транзистора 46 первой трехтранзисторной последовательной цепоч- 15 ки 4, инвертирующим входам 47 и 48 соответственно первого 5 и второго

6 двухтактных усилителей, а также к затворам зарядных транзисторов инвертора с токостабилизирующей на- 2р грузкой 3, первой 4 и второй 7 трехтранзисторных последовательных цепочек, стоки которых подключены к шине питания 29, Первый накопительный конденсатор 9 включен между точ- 25 кой соединения первого 46 и второго

49 транзисторов первой трехтранзисторной последовательной цепочки 4 и точкой соединения зарядного транзистора и нагрузочного транзистора 50 gp инвертора с токостабнлизирующей нагрузкой 3.

Выход 51 инвертора с такостабилизирующей нагрузкой 3 соединен с затвором и истоком нагруэочного транзистора 50, а также стоком переключающего транзистора 52 того же инвертора, исток которого соединен с общей шиной 30 и подключен к повторяющим входам 53-55 соответственно пер- 4п вого дополнительного двухтактного усилителя 2, первого 5 и второго 6 двухтактных усилителей„ а также к затворам вторых транзисторов 49 и 56 первой 4 и второй 7 трехтранзистор- 45 ных последовательных цепочек, Первая двухтранзисторная цепочка 1 2 включе-. на между общей шиной 30 и выходом

57 элемента 2 И-ИЛИ/НЕ 21. Вторая двухтранзисторная цепочка 13 включена между выходами 37 и 42 соответственно согласующего усилителя 1 и дополнительного двухтактного усилителя 2.

Второй накопительный конденсатор ходкой шине 35, 10 включен между. выходом 58 .первого двух т акт но го у силител я 5 и точкой соединения 59 зарядного и второго 49 транзисторов первой трехтранэистор5

134

81 соединения транзисторов 73 и 74 третьей двухтранзисторной цепочки 27.

Сток первого блокирующего транэисто— ра 14 подключен к выходу 42 первого дополнительного двухтактного усилителя 2, Сток второго блокирующего транзистора 15 подключен к выходу

51 инвертора с токостабилизирующей нагрузкой 3. Сток третьего блокирующего транзистора 16 подключен к выходу 60 второго двухтактного усилителя 6. Исток коммутирующего транзистора 28 подключен к общей шине

30. Затворы всех блокирующих транзисторов 14-18 подключены к выходу

57 элемента 2 .И-ИЛИ/НЕ 21. Второй вход 82 третьей двухтранзисторной цепочки 27 подключен к шина 33 низкого уровня. Вход 83 четвертого инвертора 23 и затвор блокирующего транзистора 28 подключены к шине блокирующего сигнала 32.

На фиг,2 позициями 84-99 обозначены временные диаграммы напряжений в следуюших точках устройства: на шине входного сигнала — 84, на выходе со— гласуюшего усилителя — 85, на выходе первого дополнительного двухтактного усилителя — 86, на выходе первого инвертора — 87, на выходе второго инвертора - 88, в точке соединения

75 транзисторов второй двухтранзис-торной цепочки — 89, на выходе инвертора с токостабилизирующей нагрузкой - 90, в точке. соединения первого и второго транзисторов первой трехтранзисторной последовательной це— почки — 91 — на выходе первого двухтактного усилителя — 92, в точке соединения первого и второго транзисторов второй трехтранзисторной последовательной цепочки — 93, на выходе предварительного усилителя низкого уровня — 94, на выходной шине—

95, на выходе третьего инвертора—

96, на шине высокого уровня — 97, на выходе элемента 2 И-ИЛИ/НЕ 98, в точке 81 соединения транзисторов и третьей двухтранзи<сторной цепочки — 99.

Пунктиром по оси времени показаны значения напряжения на шине 33 низкого уровня, Устройство функционирует следующим образом.

В соответствии с временной диаграммой фиг,2 во время Т вЂ” Т,< устройство работает в режиме формирования выходных импульсов; во время

5339

Т4 — Т6 — при коротком замыкании выходной шины на высокий уровень напряжения, во время Т вЂ” Т< — при коротком замыкании шины выходного сигнала на низкий уровень напряжения, во время Т,< — Т, — при котором выход устройства внешним сигналом переводится в высокоимпедансное состояние.

В режиме формирования выходных импульсов работа устройства осуществляется следующим образом, Во время Т на шине входного сиго нала 31 низкий уровень напряжения, следовательно на выходе 37 согласующего усилителя 1 установится высокий уровень напряжения, который установит низкие уровни напряжения на выходе

2р 51 инвертора 3 с токостабилизирующей . нагрузкой и на выходах всех двухтактных усилителей, Высокий уровень напряжения установится на выходе 45 усилителя 8 обратной связи и на выхо25 де 79 предварительного усилителя 24 низкого уровня, В результате на выходе 80 и на выходной шине 35 установится уровень напряжения, соответствующий уровню напряжения на шиЗп не 33. В это время происходит заряд всех, накопительных конденсаторов до уровня питающего напряжения. Высокие уровни напряжения установятся на выходе 74 четвертого инвертора 23, на

35 выходе 73 третьего инвертора 22 и на выходе в торо го и ивер тора 20, В результате на выходе 57 элемента

2 И вЂ” ИЛИ,НЕ 21 установятся уровния напряжения, равные уровню напряжения на шине 33 низкого уровня,. Следовательно, все блокирующие транзисторы э акрыты и не блокируют прохождение управляющих сигналов на входы 77 и

78 второго дополнительного двухтакт45, ного усилителя 25, С приходом на входную шину 31 высокого уровня (время Т< ) на выходе

37 согласующего усилителя 1 устано: вится низкий уровень напряжения.

Причем благодаря зарядам на накопительных конденсаторах 9 и 10 на выходе 51 установится уровень напряжения, близкий к 3 Е „„„, а на выходе 76 благодаря заряду на накопительном конденсаторе 11 установится уровень напряжения, близкий к уровню

2 E „„ Формирование на выходе 76 уровня импульса, близкого к 2 Е„„„ позволит повысить нагруэочную спо1345339 8 собность устройства. Высокий уровень тельности равный времени задержки напряжения с выхода 42 передается элемента задержки 26, В этом время на точку соединения транзисторов 75 выход 57 элемента 2 И-ИЛИ/HE 21 заковторой двухтранзисторной цепочки 13. Рочен на общую шину, После окончания

В первои двухтранзисторной цепочке импульса на этом выходе сформируется

12 оба транзистора открыты, что ис- высокий уровень, благодаря чему заключает на выходе 57 элемента 2 блокируются выходы 42, 51, .60, 76 и

И-ИЛИ/НЕ 21 формирование высокого 79 на шину 33 и выходная шина 35 уровня. Когдана выходе первого инверто-Ip переключится в высокоимпедансное сосра 19 устанавливается высокий уро- тояние, исключив протекание тока вень напряжения, а на выходе второго короткого замыкания через повторяюинвертора 20 — низкий в точке соеди- ший транзистор второго дополнительно1 нения транзисторов 75 второй двух- го двухтактного усилителя 25. транзисторной цепочки 13 установится 1< Во время Т„- Т, на шину 32 понизкий уровень напряжения и блокиров- ступает высокий уровень напряжения, ка выхода 57 на общую шину снимается, На. выходе - 72 четвертого инвертора 23

Во время Т вЂ” Т на шину входно- установится низкий уровень напряжего сигнала 31 поступает высокий уро- ния, что исключит протекание тока вень напряжения, и устройство уста- 2 .через первую двухтранзисторную цепочнавливается в исходное состояние. Во ку 12 и на выходе 57 установится вывремя переходного процесса в точке сокий уровень напряжения, а истоки соединения транзисторов 75 второй . всех блокирующих транзисторов через двухтранзисторной цепочки 13 форми- . ключевой транзистор 28 подключатся руется импульс, по длительности рав- 26 к общей шине, Высоким уровнем напряный задержке на элементе задержки, жения на выходе 57 через блокирующие который блокирует точку 57 на общую транзисторы выходы 42, 51,.60, 76 и шину. 79 подключатся к общей шине 30. ВыВ дальнейшем работа устройства в ход 80 переключится в высокоимпедансэтом режиме повторяется. ное состояние. Переключение истоков

Во время Т4 — Т шина выходного блокируюших транзисторов в режиме сигнала 35 закорочена на высокий уро- высокоимпедансного состояния выхода вень напряжения. устройства необходимо для-случая, когда уровень напряжения на выходной

Во время Т происходит смена шине 35 более отрицательный, чем на уровня входного сигнала с высокого на низкий. Во время смены в точке шине 33 низкого Уровня и Разност

75 сформируется импульс, который бло напряжении превысит пороговое напрякирует выход 57 элемента 2 И-щПуНЕ жение МДП-тРанзистоРов втоРого допол.на общую шину, После окончания им- нительного двУхтактного УсилителЯ 25, пульса в точке 75 на выходе 57 эле- .40 чтобы исключить пРотекание тока с мента 2 H HJIH/ßE сфoy pyeтся в 35 на BbICOKQro 34 и низкого кий уровень напряжения, все блокирующие транзисторы откроются и на выхо- . Таким образом, введение блокировдах 42, 51 60, 76 и 79 установятся .ки выхода устройства при подаче уровня напряжения, равные уровню на- 4б внешнего управляющего сигнала поэвопряжения на шине низкого уровня 33,, ляет в этом режиме на выходную шину

Оба транзистора второго дополнитель- 35 подавать сигналы с других устройств, ного двухтактного усилителя 25 закро- Наличие блокировки выходного ются, т. е. выход устройства перейдет ..сигнала при коротком замыкании выв высокоимпедансное состояние, что 5О ходной шины на высокий или низкий исключит прохождение тока короткого уровень напряжения позволяет испольэамыкания через ключевой транзистор зовать устройство в случаях, при ковторого дополнительного усилителя 25, торых возможны короткие замыкания

Во время Т„- Т шина выходного. выходной. шины, что значительно рассигнала закорочена на низкий уровень gg ширяет области применения устройства. напряжения, Во время смены входного Подключение двухтактного усилителя сигнала на шине входного сигнала 31 25 к шинам высокого и низкого уровс низкого на высокий в точке 75 ней позволяет с помошью регулировки формируется короткий Импульс, по дли- этих уровней напряжений регулировать

1345339

10 уровни формируемых импульсов, что также расширяет функциональные возможности устройства, I

Формула изобретения

Устройство формирования импульсов на МДП-транзисторах, содержащее инвертор с токостабилизирующей нагрузкой, состоящий из последовательно соединенных переключающего, нагрузочного и зарядного транзисторов, первый и второй двухтактные усилители, первую и вторую.трехтранзисторные последовательные цепочки, усилитель обратной связи, включенные между шиной питания и общей шиной первый, второй и третий накопительные конденсаторы, выход инвертора с токостабилизирующей нагрузкой, являющийся точкой соединения затвора и истока нагрузочного и стока переключаюшего транзисторов этого инвертора, подключен к повторяющим входам первого и второго двухтактных усилителей, а также к затворам вторых транзисторов первой и второй трехтранзисторных последовательных цепочех, первый накопительный конденсатор включен между точкой соединения первого и второго траизисторов первой трехтранзисторной последовательной цепочки и точкой соединения зарядного и нагрузочного транзисторов инвертора с токостабилизирующей нагрузкой, второй накопительный конденсатор включен между выходом первого двухтактного усилителя и точкой соединения зарядного и второго транзисторов первой трехтранзисторной последовательной цепочки, третий накопительный конденсатор включен между выходом второго двухтактного усилителя и точкой соединения истоков зарядного и второго транзисторов второй трехтранзисторной последовательной цепочки, выход усилителя обратной связи подключен к затворам зарядных транзисторов, стоки которых подключены к шине питания„ первой и второй трехтранзисторных последовательных цепочек и инвертора с токостабилизируюшей нагрузкой, а также к затвору первого транзистора первой трехтранзисторной последовательной цепочки и к инвертирующим вхо.дам первого и второго двухтактных усилителей, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей и

45 ходу второго инвертора и к третьему входу элемента 2 И вЂ” ИЛИ/НЕ, четвертый вход которого подключен к выходу третьего инвертора, первая двухтранзисторная цепь включена между общей

55

35 повышения надежности, в него допол. нительно введены согласующий усилитель, первый и второй дополнительные двухтактные,усилители, первый, второй, третий и четвертый инверторы, элемент 2 И вЂ” ИЛИ/НЕ,пред-. варительный усилитель низкого уровня, первая, вторая и третья двухтранзисторные цепочки, элемент задержки, коммутируюшрй транзистор, первый, второй, третий, четвертый и пятый блокирующие транзисторы, причем согласуюший усилитель, первый дополнительный двухтактный усилитель, первый, второй и четвертый инверторы, предварительный усилитель низкого уровня включены между шиной питания и обшей шиной, второй дополнительный двухтактный усилитель включен между шинами высокого и низкого уровней, а его выход подключен к выходной шине, к входу третьего инвертора и к первому входу элемента 2 И-ИЛИ/НЕ, который так же, как и третий инвертор, включен между шиной питания и одним из входов третьей двухтранзисторной цепи, второй вход которой подключен к шине низкого уровня, выход согласуюшего усилителя подключен к входу инвертора с токостабилизируюшей нагрузкой, к входу элемента задержки, к инвертируюшему входу первого дополнительного двухтактного усилителя и затвору первого транзистора второй трехтранзисторной последовательной цепочки, выход элемента задержки подключен к входу первого инвертора, выход которого подключен к входу второго инвестора, к второму входу элемента 2 И-ИЛИ, НЕ и к затвору первого транзистора второй двухтранэисторной цепочки, затвор второго транзистора которой подключен к вышиной и выходом элемен-а 2 И вЂ” ИЛИ/НЕ, вторая — между выходами согласующего усилителя и первого дополнительного двухтактного усилителя, выход элеМента 2 И-ИЛИ НЕ подключен к затворам всех блокируюших транзисторов, затворы первого и второго транзисторов первой двухтранзисторной цепочки подключен соответственно к точке соединения транзисторов второй двух1345339 12 транзисторов второй трехтранзисторной цепочки и повторяющего входа второго дополнительного двухтактного усилителя, к выходу предварительного усилителя низкого уровня, истоки всех блокирующих транзисторов подключены к точке соединения транзисторов третьей двухтранзисторной цепочки, а инвертирующий вход второго дополнительного двухтактного усилителя подключен к выходу предварительного усилителя низкого уровня, вход которого соединен с входом усилителя обратной связи и подключен к выходу первого дополнительного двухтактного усилителя, а вход согласующего усилителя соединен с шиной входного сигнала, транзисторной цепочки и к выходу четвертого инвертора, подключенного к затворам транзисторов третьей двух. транзисторной цепочки,. коммутирующий транзистор, включен между точкой соединения транзисторов третьей двухтранзисторной цепочки и общей шиной, а затвор этого транзистора подключен к шине блокирующего сигнала и к входу четвертого инвертора, стоки первого второго, третьего, пятого и четвертого блокирующих транзисторов соответственно подключены к выходу первого дополнительного двухтактного усилителя, к выходу инвертора с токостабилизирующей нагрузкой, к выходу второго двухтактного усилителя, к точке соединения первого и второго г у ю

4 ЬиФ,2

Составитель В.Лементуев

Редактор М,Недолуженко Техред М.Дидык Корректор Л. Патай

Заказ 4931/54 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11 3035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4