Устройство для сопряжения вычислительного комплекса с накопителем на магнитной ленте

 

Изобретение относится к вычислительной технике, а именно к устройствам управления накопителями на магнитной ленте. Целью изобретения является сокращение времени локализации неисправности. Устройство содержит два блока приемопередатчиков, блок регистров, блок циклического контроля , блок хранения признаков состояния , генератор тактовых импульсов, блок синхронизации, регистр хранения режимов контроля,-триггер управления синхронизацией, коммутатор контролируемых сигналов, коммутатор сигналов сброса, блок триггеров запоминания динамических сигналов, блок управления синхронизацией, имитатор накопителя , коммутатор режима диагностирования , два элемента И, два элемента НЕ, элемент ИЛИ, элемент И-НЕ. I ил. (П

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

«.,Я0 НЕ872Е A2 (50 4 G 06 F 12/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1142839 (2I) 4)76740/24-24 (22) 05.01.87 (46) 23.08,88, Бюл. Р, 31 (71) Специальное конструкторское бюро вычислительных машин (72) А.А.Анскайтис, И.П.Бакутис и П.С.Малунавичус ,(53) 681.325 (088,8) (56) Авторское свидетельство СССР

У 1142839, кл. G 06 F 12/00, 1983. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ В11ЧИСЛИТЕЛЬНОГО КОМПЛЕКСА С НАКОПИТЕЛЕМ НА МАГНИТНОЙ ЛЕНТЕ (57) Изобретение относится к вычислительной технике, а именно к устройствам управления накопителями на магнитной ленте. Целью изобретения является сокращение времени локализации неисправности, Устройство содержит два блока приемопередатчиков, блок регистров, блок циклического контроля, блок хранения признаков состояния, генератор тактовых импульсов, блок синхронизации, регистр хранения режимов контроля, триггер управления синхронизацией, коммутатор контролируемых сигналов, коммутатор сигналов сброса, блок триггеров запоминания о. динамических сигналов, блок управления синхронизацией, имитатор накопителя, коммутатор режима диагностирования, два элемента И, два элемента

НЕ, элемент ИЛИ, элемент И-НЕ. 1 нл, 1418721

Изобретение относится к вычислительной технике, а именно к устрой,ствам управления накопителями на маг

I нитно11 ленте и является усовершенЭ

5 стнонанием известного устройства. по ант.сн, 11 1142839.

Цель изîбретения — повышение быстродействия за счет сокращения времени локализации неисправностей, На чертеже представлена структурная схема устройства для сопряжения вычислительного комплекса с накопителем на магнитной ленте.

Устройство для сопряжения вычис лительного комплекса с накопителем .;на магнитной ленте содержит первый

:блок 1 приемопередатчиков, блок 2 регистров, блок 3 циклического конт.роля, блок 4 хранения признаков сос, тояния, генератор 5 тактовых импуль, сов, блок 6 синхронизации, включаю, щий в себя синхронизатор 7 записи, ,синхронизатор 8 носпроизнедения, син:хронизатор 9 работы накопителей, 25 второй блок 10 приемопередатчиков, регистр 11 хранения режимов контроля, тригrер 12 управления синхронизацией, коммутатор 13 контролируемых сигналон, коммутатор 14, сигналов сброса, блок 15 триггеров запоминания динамических сигналов, блок 16 управления синхронизацией, первый элемент И 17, элемент ИЛИ 18, второй элемент И 19, первый элемент НЕ 20, имитатор 21 накопителя, коммутатор 22 режима диагностирования, состоящий из резистора 23 и переключателя 24, второй элемент НЕ 25, элемент И-НЕ 26.

Коммутатор 22 режима диагностиро- 4р нания предназначен для создания двух режимов диагностирования.

Резистор 23 служит для создания напряжения, соответствующего логической "I" или логического "0" на входе второго элемента НЕ 25 при выключенномили включенном переключателе 24 соответственно.

В качестве переключателя 24 может быть использован переключатель, например типа ВДМ1-2, устанавливаемыи

50 на плате печатного монтажа, В качестве резистора 23, например, может быть использован резистор МЛТ-0,125-1 ком +

+ 5X.

Устройство работает следующим об55 разом.

При работе устройства н комплексном режиме регистр 11 сброшен, таким образом, высокий логический уровень на выходе первого элемента HF. 20 через элемент ИЛИ 18 поступает на первый вход второго элемента И 19 и разрешает поступление управляющей частоты от генератора 5 на входы блока 6 синхронизации. Таким образом, обеспечивается синхронизация. обмена данными между шиной вычислительного комплекса и накопителями. Положение переключателя 24 на работу устройства н комплексном режиме никакого влияния не оказывает, так как регистр 11 хранения режимов контроля сброшен, то появление сигнала низ / кого уровня на втором входе элемен. ° та И-НЕ 26 независимо от уроння сигнала на первом входе этого элемента вызывает появление на выходе элемента И-НЕ 26 сигнала логической "1", поступающего на входы вычитания блока 2 регистров.

Для облегчения и ускорения процесса отыскания возможных неисправностей устройства в нем предусмотрены / дна диагностических режима (в зависимости от положения переключателя

24), позволяющие проследить за состо" янием группы наиболее важных по функциональному назначению триггеров и сигналов, именуемых контролируемыми точками и динамическими сигналами, во время выполнения команды, Управление работой устройства в обоих режимах диагностирования осуществляется под действием диагностической программы, которая перед началом диагностирования вводится в оперативную память процессора.

Диагностирование аппаратуры происходит без участия накопителей на магнитной ленте, а необходимые сигналы вырабатываются имитатором 21 накопителя, 1

При включенном переключателе 24 устройство работает в шаговом режиме диагностирования, где под шагом подразумевается следующее: через блок 1 программа загружает управляющую информацию, необходимую для выполнения текущего шага, в регистр 11 и параллельно через единичный вход запускается триггер 12 управления синхронизацией. Характерная особенность режима диагностирования — останов всех синхронизаторов (7-9) устройства, который осуществляется по приходу одз 141 ного из сигналов- сброса на вход коммутатора 14 сигналон.

В указанном режиме диагностирования под действием управляющей информации, занесенной н регистр ll, создаются условия для запуска триггера 12 управления синхронизацией и прохода через второй элемент И 19 частоты от генератора 5 тактовых импульсов на входы синхронизаторов 79, и все схемы устройства функциони— руют согласно их назначению и схемной реализации, При работе схем устройства вырабатываются сигналы сброса триггера 12 управления синхронизацией, которые произвольно подбираются из совокупности сигналов устройства при составлении диагностической программь. Сброшенный триггер

12 управления синхронизацией останавливает работу синхронизирующих схем устройства и все проверяемые сигналы находятся в статичеком состоянии до следующего запуска триггера 12 управления синхронизацией, Обнуление этого триггера разрешает программе начинать опрос сигналов контролируемых точек устройства, Информация о состоянии контролируемых сигналов устройства поступает от коммутатора

13 контролируемых сигналов и блока 15 .триггеров запоминания динамических сигналов через первый блок 1 приемопередатчиков в оперативную память процессора, где она обрабатывается диагностической программой. Принятая в оперативную память информация сравнивается программным путем с эталонной и в случае несовпадения формируется соответствующее ошибочной ситуации сообщение, выводимое на видеотерминал, входящий в состав ВК или на другое выходное устройство.

После получения сообщения, выводимого на экран дисплея, о наличии неисправности устройства переключается в другой (динамический) режим диагностирования при помощи переключателя 24.

При включенном переключателе 24 сигнал логической единицы с выхода элемента НЕ 25 поступает на адресный вход коммутаора 14 сигналов сброса, блокируя сброс синхронизатора, а также поступает на первый вход элемен8721

55 та И-НЕ 26. После загрузки диагностической программы в регистр хранения режимов контроля нулевой разряд данного регистра в ниде сигналя логической единицы поступает на второй вход элемента И-НЕ 26 и с его ныхода сигнал логического нуля поступает на вход вычитания блока 2 регистров (т,е, на входы регистра текущего адреса памяти и счетчиков байтов, входящих н блок 2 регистров). Поступление сигнала логического нуля на входы вычитания регистра текущего адреса памяти и счетчика байтон запрещает в них изменение текущего адреса памяти и счета н счетчике байтов. При этом регистр текущего адреса памяти и счетчика байтов не могут достичь переполнения, а это равно сильно тому, что устройство выполняет команды записи или чтения зон

"бесконечной" длины, Это позволяет при,наличии неисправности на основании полученной ранее информации (н первом диагностическом режиме) о кон,грольной точке нести поиск неисправного элемента в динамическом режиме при помощи осциллографа, счетчика и других средств.

Формул а изобретения

Устройство для сопряжения вычислительного комплекса с накопителем на магнитной ленте по авт. св. 91142839, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет сокращения времени локализации неисправностей, в него. введены коммутатор режима диагностики, элемент

И-НЕ, второй элемент НЕ, причем адресный вход коммутатора сигналов сброса соединен с выходом второго . элемента НЕ и с первым входом элемента И-НЕ, второй вход которого соединен с выходом соответствующего разряда регистра хранения режимов контроля, а выход — с вычитающим входом блока регистров, вход второго элемента НЕ соединен с выходом коммутатора режима диагностики, первый и второй информационные входы которого подключены к шинам нулевого и единичного потенциалов устройства соответственно.

141872 1

Составитель С,Пестмал

Техред И.Верес Корректор М.Пожо

Редактор Г,Волкова

Заказ 4154/46 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4