Устройство ранжирования чисел

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки сигналов радиои гидролокаторов, системах связи и др. Цель изобретения - повышение быстродействия при выводе информации без нарушения собственного режима работы устройства. Устройство содержит блок управления 2, блок сравнения 3, буферные регистры 5, 10, оперативный запоминаюпи{й блок б, счетчик 7, генератор тактовых импульсов 8, коммутаторы 4, 9. Анализируемое число последовательно сравнивается с числами, записанными в оперативном запоминаюшем блоке 6, причем число из блока 6 вызьшается на первый буферный регистр 5. Блок 6 опрашивается по порядку следования адреса, начиная с самых больших чисел . Как только анализируемое число оказалось больше очередного числа из блока 6, порядок работы устройст ва меняется: анализируемое число о. & (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК сЮ 4 С 06 F 7 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4180959/24-24 (22) 12. 01. 87 (46) 23.09.88. Бюл. У 35 (72) О.Н.Партала (53) 681.325 (088.8) (56) Патент США М 3829664, кл. С 06 F 7/02, 1974.

Авторское свидетельство СССР

У 1049899, кл. G 06 F 7/02, 1982. (54) УСТРОЙСТВО РАНЖИРОВАНИЯ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки сигналов радио- и гидролокаторов, системах связи и др. Цель изобретения — повышение быстродействия при выводе информации без нарушения соб„„SU„„1425653 А 1 ственного режима работы устройства.

Устройство содержит блок управления

2, блок сравнения 3, буферные регист.ры 5, 10, оперативный запоминающий блок 6, счетчик 7, генератор тактовых импульсов 8, коммутаторы 4, 9.

Анализируемое число последовательно сравнивается с числами, записанными в оперативном запоминаюшем блоке 6, причем число из блока 6 .вызывается на первый буферный регистр 5. Блок

6 опрашивается по порядку следования адреса, начиная с самых больших чисел. Как только анализируемое число оказалось больше очередного числа из блока 6, порядок работы устройства меняется: анализируемое число

1425653 записывается на место вызванного в первый буферный регистр, затем следующее по порядку число из блока 6 вызывается во второй буферный регистр, а на его место записывается число из первого буферного регистра, затем по следующему адресу число вызывается из блока 6 в первый буферный регистр, Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки сигна . лов радио- и гидролокаторов систе1

Э мах связи и др. 5

Цель изобретения — повышение быст, родействия .при выводе информации без нарушения собственного режима работы о устроиства.

На фиг. 1 представлена функциональ ная схема устройства ранжирования; на фиг. 2 — функциональная схема блока управления; на фиг. 3 — диаграмма напряжений блока управления.

Устройство ранжирования содержит

15 входы 1 анализируемых чисел, блок 2 управления, блок 3 сравнения, первый, êîììóòàòoð 4, первый буферный регистр 5, оперативный запоминающий блок 6, счетчик 7, генератор тактовых импуль20 сов (ГТИ) 8, второй коммутатор 9, второй буферный регистр 10, вход 11 начала работы, вход 12 очистки памя .ти вход 13 конца цикла сравнения, Э

25 выходы 14 числа, выходы 15 номера ранга, вход 16 запроса, входы 17 адреса запроса.

Блок 2 управления содержит RSтриггеры 18-20, элемент ИЛИ 21, элементы И 22 и 23, счетный триггер 24, 30 коммутатор 25, элемент ИЛИ 26, счетный триггер 27, D-триггер 28, элемент И 29, элемент 30 задержки, эле- . мент ИЛИ 31, элемент 32 задержки, входы 33-38, выходы 39-46. 35

Работу устройства рассмотрим с момента, когда блок 6 уже заполнен данными, размещенными по порядку величины на самом меньшем адресе — самое большое число и далее по убыванию. 40

На вход 1 поступает анализируемое число Al. При подаче импульса начала а на его место записывается число из второго буферного регистра и т.д. Таким образом, осуществляется сдвиг всей информации в блоке 6 на одну единицу адреса. Последнее число (самое меньшее) не записывается в блок

6 и отбрасывается . 1 з.п.ф-лы, 3 ил . работы на вход 11 блок 2 управления разрешает подачу импульсов ГТИ 8 на тактовый вход счетчика 7. Одновременно счетчик 7 устанавливается в "0".

Синхронно (но с некоторой задержкой) с блока 2,управления выдаются импульсы на вход записи с первого буферного регистра 5. Информационные слова с выхода блока записываются в регистр

5 и сравниваются с входным словом А

Пока информационные слова с выхода блока 6 больше по величине, чем А . блок 2 управления удерживает блок 6 в режиме считывания. Наконец на i-м тактовом импульсе входное число А превышает i-е число с блока 6. На выходе блока 3 сравнения кодов появляется сигнал "Лог.1" и блок 2 управления включает последовательно по каждому импульсу ГТИ 8 режимы считыьания и записи в блок 6 поочередно.

На первом цикле записи коммутатор 4 включен в таком положении, что на информационный вход D блока 6 подключается вход 1 и входное число А записывается в блок 6. Перед этим число, которое до того занимало

i-ю ячейку памяти записывалось в регистр 5. После первого цикла записи коммутатор 4 по очереди на каждом следующем цикле записи подключает к ин— формационному входу D блока 6 выход регистра 10. Схема прохождения информации такова: информация с выхода блока 6 записывается в регистр 5, а затем в блок 6 записывается информация из регистра 10 на тот же адрес, на следующем цикле информация на блок 6 записывается н регистр 10, затем в блок 6 записывается информация из регистра 5 и т.д. При этой схеме, после того как число А записывалось з 14256 в i-ю ячейку памяти, то число, которое было в i-й ячейке записывается в i+1-ю, то, которое было в i+1-й ячейке записывается в i+2-ю и т.д.

Последнее из чисел (самое маленькое) в память больше не попадает (остается в одном из буферных регистров 5 или 10).

Если в начале работы в блок 6 бы- ли установлены нули по всем адресам, то число А1 с входа 1 сразу же записывается в 1-ю ячейку блока 6, следующее число Aj ., если оно больше Aj, записывается в 1-ю ячейку, оттеснив

А! во вторую, если А!+! .4, А, то оно записывается в 2-ю ячейку. Для органиэации режима обнуления блока

6 по входу 12 вводится импульс очистки памяти. При этом блок 2 управ- 2р ления переводит коммутатор 4 в положение когда на информационный вход блока 6 подключается логический нуль . и нуль записывается последовательно по всем адресам блока 6. 25

Если по входу 16 проходит импульс запроса от внешнего устройства, коммутатор 9 подключает к адресному входу блока 6 адрес запроса с входа 17, и блок 6 по выходам 14 выдает требуе- gp мое число. При этом блок 2 управления блокирует работу устройства.

Рассмотрим работы блока 2 управления (фиг.2). Импульс начала работы (пуск) с входа 11 поступает íà Sвход триггера 18 (фиг.За) и переводит

его в состояние "1" (фиг.Зв). Эта "1" через элемент ИЛИ 21 поступает на элемент И 22 и разрешает прохожде" ние сигналов с выхода элемента И 23, на входы которого поступают импульсы ГТИ 8 (фиг. Зб) и импульс запроса с входа 16. В отсутствии импульса запроса на входе запроса находится логическая 1, импульсы генератора 4б

8 проходят через элемент И 23, и при включении триггера 18 эти импульсы проходят и через элемент И 22, а далее через элемент ИЛИ 31 и элемент 32 задержки на восьмой выход (фиг.Зи).

Импульсы генератора 8 с выхода элемента И 22 поступают также на коммутатор 25. Если на. выходе триггера

20 находится логический "0", то эти импульсы проходят на шестой выходблока 2 управления и далее на тактовый вход счетчика 7. Изменение кодового состояния счетчика 7 показано на фиг. За цифрами 0,1,2 ... Предпо53 ложим, что на адресе 3 сработал блок

3 сравнения и логическая "1" с выхода этого блока поступает на вход 3— вход триггера 20 и запускает его (фиг.Зг). При этом логическая "1" с выхода триггера 20 поступает на

R-входы триггеров 24, 27 и 28 и они разблокируются — начинают работу.

Кроме того, эта логическая "1" переводит коммутатор 25 в положение, при котором на шестой выход посту .а-: ют импульсы триггера 24 (фиг.Зе), Поэтому счетчик 7, на тактовый вход которого с шестого выхода блока 2 поступают импульсы, работает теперь вдвое реже, т.е. длительность каждого адреса увеличивается вдвое (фиг.Зв) .

Выход триггера 24 объединяется с выходом триггера 19 в элементе ИЛИ 26, по четвертому выходу блока 2 объединенный сигнал управляет режимами записи и считывания в блок 6 ("0"считывание, "1" — запись, фиг. 3e).

В течение первого цикла считываниязаписи на инверсном выходе триггера

28 находится потенциал логической

"i" (фиг.Зд), который поступая на коммутатор 4 разрешает доступ на информационные входы D блока 6 входного слова с входов 1.

В конце первого цикла записи в триггер 28 записывается "1" по прямому выходу ("0" по инверсному) и на первом выходе блока 2 будет в дальнейшем "0" (фиг.Зд). Работой коммутатора 4 с этого момента начинает управлять триггер 27 по второму выходу блока 2 и по третьему выходу, на который поступает сигнал с элемента И 29. На этот элемент поступает сигнал с инверсного выхода триггера

27 и проходит на выход только при включенном триггере 28 (фиг.Зж и з).

Пока не запустился триггер 28 на втором и третьем выходах блока 2 находятся нули, а за;ем (после запуска триггера 28) осуществляется запись информации в блок 6 через коммутатор

4 поочередно с регистра 5 или с регистра 10 (фиг.3). Запись в регистры 5 и 10 должна производиться с некоторой задержкой относительно момента смены адреса. Для этого установлены элементы 30 и 32 задержки.

На их выходах импульсы записи по переднему фронту показаны на фиг. Зи и к. Поскольку запись в регистр 5 производится с момента пуска, то на

1425653 элемент 32 задержки импульсы подаются с элемента ИЛИ 31, т.е. либо тактовые импульсы с элемента И 22, либо импульсы триггера 27 с элемента

И 29. Когда заканчивается перебор, адресов, счетчик 7 по выходу переНол1 иения сбрасывает триггеры 18 и 20 (фиг. 3 л), триггера 24, 27 и 28 ! блокируются и на всех выходах блока 2, 10 (кроме 39) устанавливаются нули.

Блок 2 переходит в режим ожидания следующего импульса пуска с входов 1.

В режиме очистки(обнуления) блока

6 на четвертый вход блока 2 подается импульс с входа 12 íà S-вход триг гера 19. На выходе триггера 19 появляется "1", которая переводит коммутатор 4 в положение, когда на входы блока 6 подаются нули. Одновременно

i,òà же "1" через элемент ИЛИ 26 вклю,:чает режим записи в блок 6 и через ;элемент ИЛИ 21 разрешает подачу так,товых импульсов через элемент И 23, элемент И 22 и коммутатор 25 на шес2М

,той .выход. Счетчик 7 отсчитывает

lace адреса блока 6 (при этом по ним

|записываются нули) и по переполне нию сбрасывает триггер 19 в нуль., Режим очистки окончен. 30

В режиме запроса на пятый вход блока 2 вместо "1" поступает логический "О", элемент И 23 блокируется. Если устройство в этот момент работало, то его работа приостанавливается до конца импульса запроса, ибо тактовые импульсы перестают поступать и на триггеры 24, 27 и 28, и на шестой выход через коммутатор

25 (чем самым останавливается счет- 40 чик 7). Таким образом, импульс запроса может в любой момент остановить работу устройства и запросить данные, которые выдаются сразу же при подаче адреса запроса. 45 формулаизобретения

Устройство ранжирования чисел, содержащее генератор тактовых импуль- щ сов счетчик, первый буферный регистр, блок сравнения, первый коммутатор, основной блок памяти и блок управления, причем вход начала работы устройства соединен с первым входом блока управления и входом установки в нулевое состояние счетчика, выходы разрядов которого являются выходами номера ранга устройства, входы сигнализируемого числа устройства соединены с информационными входами первой группы первого коммутатора и входами первой группы блока сравнения, входы второй группы которого соединены с выходами разрядов первого буферного регистра и информационными входами второй группы первого коммутатора, выходы которого подключены к информационным входам основного блока памяти, выходы которого являются выходами числа устройства и соединены с информационными входами первого буферного регистра, выход - генера"opa тактовых импульсов соединен с вторым входом блока управления, первый„ второй и третий выходы которого подключены к управляющим входам первого коммутатора, выход блока сравнения

I соединен с третьим входом блока управления, выход переполнения счетчика является выходом конца цикла сравнения устройства и соединен с четвертым входом блока управления, отличающее с я тем, что, с целью повышения быстродействия, основной блок памяти выполнен в виде оперативного запоминающего блока и в устройство введены второй буферный регистр и второй коммутатор, причем выходы оперативного запоминающего блока соединены дополнительно с информационными входами второго буферного регистра, выходы разрядов которого соединены с информационными входами третьей группы первого коммутатора, информационные входы четвертой группы которого соединены с входом логического нуля устройства, выходй разрядов счетчика соединены с информационными входамн первой груптьы второго коммутатора, информационные входы второй группы которого являются входами адреса запроса устройства, а выходы соединены с адресными входами оперативного запоминающего блока, вход запроса устройства соединен с управляющим входом второ-. го коммутатора и пятым входом блока управления, шестой вход которого подключен к входу очистки памяти устройства, а четвертый выход соединен с четвертым управляющим входом первого коммутатора, пятый, шестой, седьмой и восьмой выходы блока управления соединены соответственнс с входом управления записью опера нв ного запоминающего блока, счетным

1425653 входом счетчика и сннхро-входами второго и первого буферных регистров.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит три RS-триггера, два счетных триггера, D-триггер, три элемента И, три элемента ИЛИ, два элемента задержки и коммутатор, причем 10 первый вход блока управления соединен с входом установки в единичное состояние первого RS-триггера, выход которого соединен с первым входом первого элемента ИЛИ, выход -которого. 15 подключен к первому входу первого элемента И, выход которого. соединен со счетным входом первого счетного триггера, первым входом второго элемента ИЛИ и первым информационным 2р входом коммутатора, второй информационный вход которого соединен с выходом первого счетного триггера, первым входом третьего элемента ИЛИ и счетным входом второго счетного 25 триггера, вход установки в "0" которо- го соединен с выходом второго RSтриггера, управляющим входом коммутатора, входами установки в "О" первого счетного триггера и D-триггера, и D-входом 0-триггера, инверсный выход которого. является первым выходом блока управления, прямой выход второго счетного триггера соединен с вхОдом первого элемента задержки и является вторым выходом блока управления, а его инверсный выход под" ключен к первому входу третьего элемента И, выход которого является третим выходом блока управления и соединен с вторым входом второго элемента

ИЛИ, второй вход блока управления подключен к первому входу второго элемента И, выход которого соединен с вторым входом первого элемента И, третий вж>д блока управления соед " нен с входом установки в единичное состояние второго RS-триггера, вход установки в "0" которого является четвертым входом блока управления и соедйнен с входами установки в "О" первого и третьего RS-триггеров, пятый вход блока управления подключен к второму входу второго элемента И, а шестой — к входу установки в единичное состояние третьего RS-триггера, выход которого является четвертым выходом блока управления и подключен к вторым входам первого и третьего элементов И, выход третьего элемента И является пятым выходом блока управления, выход коммутатора является пятым выходом блока управления и соединен с синхровходом D-триггера, прямой выход которого соединен с вторым входом третьего элемента И, выход первого элемента задержки является седьмым выходом блока управления, выход второго элемента ИЛИ через второй элемент задержки является . восьмым выходом блока управления.

1425653

Составитель Е.иванова

Техред N.Ходанич Корректор М.демчик

Редактор Г.Гербер

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4770/46

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4