Синхронный режекторный фильтр
Изобретение относится к области радиотехники и м.б. использовано для подавления помех. Цель изрбрет ния - упрощение устройства за счет уменьшения аппаратурных затрат. Устройство содержит вычитающий усилитель 1, элемент 4 запрета, блок 6 памяти, регистр 7, ЦАП 8 и блок 9 управления. В устройство введены блок 2 преобразования напряжение - частота, компаратор 3, реверсивный счетчик (PC) 5, а в блок 9 еще два формирователя im- пульсов. В устройстве операции интегрирования разности сигналов осуществляется за счет преобразования разностного сигнала с помощью блока 2 в последовательность импульсов и усреднения указанной последовательности с помощью PC 5. PC 5, кроме этого, выполняет также операцию суммирования результата интегрирования. Т. обр. блок 2 и PC 5 совмещают вьтолнение операций интегрирования, аналого-цифрового преобразования и накопления с усреднением. На выходе ЦАЛ 8 вьделяется сигнал помехи с частотой f . S Следовательно, зыход ЦАП 8 может использоваться а качестве избирательного выхода устг-ойства. 1 з. п. ф-лы, 5 ил. (Л
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИ4ЕСКИХ
РЕСПУБЛИК (51)4 Н 03 Н 17 04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4227636/24-09 (22) 24.04.87 (46) 30.09.88. Вюл. Ф 36 (71) Винницкий политехническ «й институт (72) Я.И,Капицкий и В.Д.Ляхвацкий (53) 681,32 1(088.8) (56) Авторское свидетельство СССР
Р 1187242, кл. Н 03 Н 17/04, 1984. (54) СИНХРОННЫЙ РЕЖЕКТОРНЫЙ ФИЛЬТР (57) Изобретение относится к области радиотехники и м.б. использовано для подавления помех. Цель изобрет"ния упрощение устройства эа счет уменьшения аппаратурных затрат. Устройство содержит вычитающий усилитель 1, элемент 4 запрета, блок 6 памяти, регистр 7, ЦАП 8 и блок 9 управления.
В устройство введены блок 2 преобразования напряжение — частота, компа„„SU„„1427562 А 1 ратор 3, реверсивный счетчик (РС) 5, а в блок 9 еще два формирователя импульсов. В устройстве операции интегрирования разности сигналов осуществляется за счет преобразования разностного сигнала с помощью блока 2 в последовательность импульсов и усреднения указанной последовательности с помощью PC 5. РС 5, кроме этого, выполняет также операцию суммирования результата интегрирования. Т. обр. блок 2 и РС 5 совмещают выполнение операций интегрирования, аналого-цифрового преобразования и накопления с усреднением. На выходе ЦАП 8 выде- д ляется сигнал помехи с частотой f . Ж
Следовательно, зыход ЦАЛ 8 может использоваться в качестве избирательного выхода уст-"ойства. 1 э. п. ф-лы, (5 ил.
1427562
Изобретение относится к радиотехнике и может быть использовано для подавления помех, например, при измерении малых сигналов на фоне значительно превосходящих их по уровню промышленных помех.
Цель изобретения — упрощение синхронного режекторного фильтра за счет уменьшения аппаратурных затрат.. 10
На фиг. 1 приведена структурная схема синхронного режекторного фильтра, на фиг. 2 — функциональная электрическая схема блока управления", на фиг. 3 — временные диаграммы, пояс" няющие работу блока управления, на фиг. 4 — структурная схема блока преобразования напряжение - частота, на фиг. 5 — вариант выполнения соединений между реверсивиым счетчиком, бло ком памяти, регистрбм и цифроаналоговым преобразователем.
Синхронный режекторный фильтр содержит вычитающий усилитель 1, блок
"2 преобразования напряжение — частота, компаратор 3, элемент 4. запрета, реверсивный счетчик 5, блок 6 памяти, регистр 7, цифроаналоговый преобразователь 8 и блок 9 управления.
Блок 9 управления содержит формирователи 10-16 импульсов с первого по седьмой и счетчик 17.
Блок 2 преобразования напряжение— частота содержит двухполупериодный выпрямитель 18 и преобразователь 19 напряжение — частота.
Работа синхронного режекторного фильтра основана на накоплении сигнала с часготой, которая кратна частоте тактовых импульсов. Период Т
1/f разбивается íà N равных времен- 0 ных интервалов. В каждом 1-м интервале выполняется типовая операция ,синхронной фильтрации, Ф р = Цб - = Т,/и, k — - коэффициент, определяющий добротность синхронного фильтра. В предлагаемом устройстве операция интегрирования разности сигналов s U j = Ub — Uta-1)у осуществляется за счет преобразования разностного сигнала с помощью блока 2 преобразования напряжение — частота в последовательность импульсов и усреднения указанной последовательности с помощью реверсивного счетчика 5. Реверсивный счетчик 5, кроме того, выполняет операцию суммирования результата интегрирования разностного сигнала с результатом накопления сигнала в j-м временном интервале предыдущих периодов. Таким образом, блок 2 и реверсивный счетчик 5 совмещают выполнение операций интегрирования, аналого-цифрового преобразования и накопления с усреднением. Синхронный режекторный фильтр работает следующим образом. В течение каждого j-го временного интервала i-го периода Т на первый вход вычитающего усилителя 1 поступает входное напряжение Ug, содержащее амплитудную смесь полезного сигнала и помехи с частотой основной гармоники 1 . На второй вход вычитающего усилителя 1 с выхода цифроаналогового преобразователя 8 подается сигнал компенсации П<, „1j представляющий собой результат накопления сигнала помехи в течение j-x временных интервалов за предыдущие периоды. Цифровой код и< <), соответствующий значению П,, перезаписывается с j-й ячейки блока 6 в начале каждого временного интервала в регистр 7 и реверсивный счетчик 5. Разностный сигнал д П;/ с выхода вычитающего усилителя 1 подается на вход блока 2 и на второй вход компа-, ратора 3. На выходе блока 2 формируются импульсы с частотой следования, пропорциональной модулю разностного сигнала, т.е. его абсолютной величине, которые подаются на тактовый вход реверсивного счетчика 5. При этом они суммируются или вычитаются в зависимости от знака разностного сигнала из кода, записанного в реверсивный счетчик 5 в начале j-го временного интервала. Знак разностного сигнала определяется компаратором 3, выходной сигнал которого управляет режимом работы реверсивного счетчика 5. При положительном разностном сигнале реверсивный счетчик 5 работает 1427562 где а и; Клинч Uj, в режиме суммирования, а при отрицательном — в режиме вычитания. В конце j"ro временного-интервала в реверсивном счетчике 5 фиксируется число .5 п j = п(- ) + 4 n,j = п(-,), + + K„„«tUñ = n (,- ) + число, соответствующее накопленному значению разностного сигнала в течение j-ro временного интервала i-ro периода, коэффициент преобразования блока 2, 20 среднее значение раэностного сигнала в течение j-го временного интервала i-го периода. Полученное число и; в начале 25 (i + 1)-го временного интервала записывается в j-ю ячейку блока 6. Адрес j ячейки, а также сигнал выборки и управления записью-считыванием блока 6 формируются блоком 9 управления. Для исключения возможности изменения состояния реверсивного счетчика 5 во время записи его выходного кода в блок 6, на второй вход элемента 4 запрета с выхода первого формирователя 11 блока 9 управления подается сигнал запрета, который запрещает прохождение импульсов на тактовый вход реверсивного счетчика 4О 5 на время записи. После записи числа и с (j + 1)-й ячейки блока 6 Я считывается и записывается в регистр 7 и реверсивный счетчик 5 число ng )((<) соответствующее .сигналу 4 накопленному в течение (1 + 1)-х временных интервалов предыдущих периодов. Далее процессы повторяются. Если во входном сигнале синхронного режекторного фильтра имеются помехи, частота которых равна или кратна частоте Fo то в ячейках блока 6 накопятся усредненные дискретные значения помехи. Это означает, что ко второму входу вычитающего усилителя 1 приложен сигнал, который по форме и фазе соответствует входной помехе. При этом происходит взаимная компенсация этих сигналов. Для получения высокой добротности режекторного фильтра разрядность реверсивногo о е НК 5 H no 6 Bb) бирается большей, чем разрядность резистора 7 и цифроаналогового преобразователя 8, причем входы регистра ? подключаются к старшим разрядам выходов блока 6 (фиг. 5). Как следует из фиг. 5, к входам регистра 7 подключается К старших разрядов блока 6. Количество младших разрядов определяет добротность синхронного режекторного фильтра, которая определяется по формуле 2 (2 — 1) 1ИЕо 2 К„ „П„К„„„. U где П вЂ” максимальное напряжение на выходе цифроаналогового преобразователя 8, соответствующее максимальному входному коду. Если, например, N 256, f, = 50 Гц, m = 8, 1с = 10, Клинч = 10 .Гц й, Uî 10 В, то О = 1050. Укаэанные параметры элементов синхронного режекторного фильтра могут быть легко достигнуты. Как следует из описания принципа работы синхронного режекторного фильтра на выходе цифроаналогового преобразователя 8 выделяется сигнал помехи с частотой f.. Следовательно, выход ци роанало"ового преобразователя 8 может нс-ользоваться в качестве избирательного выхода предлагаемого устройства. Блок 9 управления работает следую- . щим образом. Тактовые импульсы (фиг. 3a), час тота которых определяет частоту режекции синхронного режекторного фильтра, подается на входы первого 10 и второго 11 формирователей. На выходе первого формирователя 1.0 (фиг. Зб) формируется импульс выборки блока 6, а на выходе второго формирователя 11 (фиг. Зв) — сигнал запрета, который подается на первый вход элемента 4 запрета. В течение выборки блока 6 запрещается поступление счетных импульсов на тактовый вход реверсивного счетчика 5, что исключает ошибки при считывании информации из него в блок 6. Длительность импульсов на выходе б,определяется временными пара-. метрами блока 6, длительность импуль1427562 сов на выходе в должна быть меньше. На выходе третьего формирователя 12 (фиг. Зг) формируется сигнал управления режимом работы. Дпя большинства типов запоминающих устройств низкий уровень (уровень "0") соответСтвует режиму записи информации в запоминающее устройство, а высокий уровень сигнала управления режимом работы запоминающего устройства (уровень "1") — режиму считывания. Четвертый формирователь 13 срабатывает йо заднему фронту импульсов на выходе третьего формирователя 12. Импульсы на выходе четвертого формирователя 13 изменяют состояние счетчика 27, выходы которого (фиг. 2, 3.1 З.м) подключены к адресным вхоДам блока 6. Пятый формирователь 14 выполняет функцию элемента задержки. Йн задерживает импульсы разрешения Записи информации из блока 6 в регистр 7 и реверсивный счетчик 5 (фиг. 3 е, ж) на время установления переходных процессов в счетчике 17 адреса и блока 6 (время на временных диаграммах, приведенных на фиг. Зд). При применении быстродействующего блока 6 при идентичных требованиях к длительности импульсов разрешения записи в регистр 7 и реверсивный счетчик 5 и при наличии у формирователей прямых и инверсных выходов из схемы блока 9 управления могут быть исключены формирователи 10, 13 и 15. При этом необходимо соединить выходы б и в, е и ж блока 9 управления. Блок 2 преобразования напряжение— частота формирует последовательность импульсов с частотой, пропорциональной модулю входного напряжения. Выделение модуля напряжения осуществляется двухполупериодным выпрямителем 18, включенным на входе преобразователя 19 напряжение-частота. При нали" чии преобразователя 19, который непосредственно формирует последовательность импульсов с частотой, пропорциональной модулю входного напр яжения, выпрямитель 18 двухполупериодный может быть исключен. Формула и з о б р е т е н и я 1. Синхронный режекторный фильтр, содержащий вычитающий усилитель,первый вход и выход которого являются 6 входом и выходом синхронного режекторного фильтра соответственно, элемент запрета, блок памяти, регистр, информационные входы которого соединены с выходами блока памяти, цифроаналоговый преобразователь и блок управления, вход которого является тактовым входом синхронного режектор.ного фильтра, а первый, второй, третий, четвертый и группа пятых выходов блока управления подключены соответственно к второму входу элемента запрета, входу записи регистра, входу записи, входу выборки и группе адресных входов блока памяти, причем блок управления содержит первый формирователь импульсов, вход которого является входом блока управления, последовательно соединенные второй, третий и четвертый формирователи импульсов, выход третьего из которых является третьим выходом блока управления, пятый формирователь импульсов и счетчик, о т л и ч а ю— шийся тем, что, с целью упрощения синхронного режекторного фильтра за счет уменьшения аппаратурных затрат, введены блок преобразования напряжение — частота, компаратор и реверсивный счетчик, вход управления режимом работы которого соединен с выходом компаратора, первый вход которого соединен с общей шиной, а второй вход компаратора подключен к выходу вычитающего усилителя и входу блока преобразования напряжение— частота, выход которого соединен через элемент запрета с тактовым .входом реверсивного счетчика, выходы которого соединены с информационными входами блока памяти, выходы которого подключены к информационным входам реверсивного счетчика, вход параллельной записи которого соединен с 45 шестым выходом блока управления, а выходы регистра соединены с входами цифроаналогового преобразователя, выход которого подключен к второму входу вычитающего усилителя, а в блок 5О управления введены шестой и седьмой формирователи импульсов, причем вход формирователя импульсов соединен с входом блока управления, выход четвертого формирователя импульсов сое55 динен с тактовым входом счетчика и входом пятого формирователя импульсов, выход которого соединен с входом шестого и седьмого формирователей j 427562 е,м %u г."Ю импульсов, а выходы счетчика первого, второго, шестого и седьмого формирователей импульсов являются группой пятых выходов, четвертым, первым, 5 вторым и шестым выходами блока управления соответственно. 2. фильтр по п. 1, отличаюшийся тем, что блок преобразования напряжение — частота содержит последовательно. включенные двухполупериодный выпрямитель и преобразователь напряжение — частота, выход которого является выходом блока преобразования напряжение - частота, входом которого является вход двухполупериоцноГо выпрямителя.! 427562 Фцг. 4 Составитель С.Музычук Техред М.Дидык Корректор Н.Король Редактор Т.Лазоренко Заказ 4865/55 Тираж 929 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1 13035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
