Групповой преобразователь частоты

 

Изобретение относится к электротехнике и может быть использовано в системах централизованного электроснабжения предприятий на базе параллельно работающих тиристорных преобразователей частоты. Целью изобретения является расширение области применения на произвольно меняющиеся во времени нагрузки. Введение двух формирователей 20, 21 импульсов, двух элементов 2И 22 и 23, трех элементов 2 ИЛИ 24, 25, 26, включенных между выходами компараторов 10, И и счетчика 13, позволяет исключить перегрузки преобразователя при произвольных изменениях параметров нагрузки. 1 ил. с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 Н 02 М 5 44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMV СВИДЕТЕПЬСТБУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1267563 (21) 4240878/24-07 (22) 24.02.87 (46) 07.11.88. Бюл. № 41 (71) Саратовский политехнический институт (72) И. И. Артюхов, Ю. Б. Томашевский и В. А. Серветник (53) 621.316.727 (088.8) (56) Авторское свидетельство СССР № 126?563, кл. Н 02 М 5/44, 1986.

„„SU„, 1436236 А 2 (54) ГРУППОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ЧАСТОТЫ (57) Изобретение относится к электротехнике и может быть использовано в системах централизованного электроснабжения предприятий на базе параллельно работающих тиристорных преобразователей частоты. Целью изобретения является расширение области применения на произвольно меняющиеся во времени нагрузки. Введение двух формирователей 20, 21 импульсов, двух элементов 2И 22 и 23, трех элементов 2 ИЛИ

24, 25, 26, включенных между выходами компараторов 10, 11 и счетчика 13, позволяет исключить перегрузки преобразователя при произвольных изменениях параметров нагрузки. 1 ил.

1436236

Изобретение относится к электротехнике, может быть использовано в системах централизованного электроснабжения предприятий на базе параллельно работающих тиристорных преобразователей частоты и является усовершенствованием преобразователя по основному авт. св. № 1267563.

Цель изобретения — расширение области применения на произвольно меняющиеся во времени нагрузки.

На чертеже показана схема устройства.

Групповой преобразователь состоит из N блоков, каждый из которых содержит инвертор 1, регулятор 2 входного напряжения, фильтр 3, узел 4 сравнения управления регулятором, датчик 5 тока, узел 6 сравнения, связанный входами с сумматором 7, первый и второй делители 8 и 9 напряжения, подключенные к входам компараторов 10

15 и 11, источник 12 опорного напряжения, реверсивный счетчик 13 подключен к дешифратору 14, соединенному выходами с входами элементов ИЛИ 15, в каждый из силовых блоков входят два силовых ключа 16 и 17, элемент И 18. Переключение ступеней деления в делителях 8 и 9 осуществляется управляемым ключом 19. Кроме того, преобразо- 25 ватель включает первый и второй формирователи 20 и 21 импульсов управления, первый и второй элементы 2И 22 и 23, первый, второй и третий элементы 2 ИЛИ 24-26 соответственно и элемент 27 задержки.

Преобразователь работает следующим об- ЗО разом.

Мощности, потребляемые инверторами, равны:

P„=Up„1@, (i= 1,N) где И1.< — напряжение питания i-ro инверто35 ра, снимаемое с емкости фильтра 3;

4ц — среднее значение тока, потребляемого 1-м инвертором.

Величина 11, зависит от эквивалентного активного сопротивления цепи постоянного тока соответствующего инвертора. Учиты- 40 вая, что напряжения Ug; мало отличаются друг от друга ввиду малости К@, то используя их как регулирующий параметр, можно добиться заданных значений токов 1,1, которые должны потребляться при требуемом 45 распределении нагрузки.

Сигналы g, пропорциональные величинам потребляемых токов I, с выходов датчиков 5, которые могут быть выполнены в виде шунтов, поступают на входы сумматора 7, на выходе которого получается сигнал 1, = 50

IC

= X1d;. Этот сигнал является входным для

1=1 первого и второго делителей 8 и 9, выполненных по схеме инвертирующего масштабного усилителя. На выходе первого делителя 8

55 получается сигнал I = — g3g;, который яв1

1 i=1 ляется опорным в системе равного распределения мощности нагрузки между К включенными в текущий момент времени инверторами.

Узел 6 сравнения i-го преобразователя формирует сигнал рассогласования 11 1—

= Q- — 1p, пропорциональный отклонению текущего значения тока, потребляемого i-м инвертором от среднеарифметического значения токов, потребляемых работающими в данный момент инверторами.

Сигнал рассогласования а.1А, с выхода узла 6 сравнения поступает на вход блока 4 управления регулятором 2 постоянного напряжения. Регулятор может иметь широтноимпульсное регулирование.

В преобразователях, включенных на параллельную работу, исходное назначение блока 4 может состоять в регулировании и стабилизации выходного напряжения каждого преобразователя. В этом случае сигналы рассогласования д1, подаваемые с выходов узлов 6 сравнения, складываются в блоках 4 с сигналом рассогласования основного контура регулирования (т.е. с сигналом обратной связи системы стабилизации выходного напряжения) .

При использовании в качестве регуляторов 2 управляемых выпрямителей угол управления i-ro. выпрямителя равен,4=dq+

+*i, где А,— составляющая величины угла регулирования, определяемая стабилизацией выходного напряжения, причем эта составляющая общая для всех преобразователей; o4 — величина дополнительного угла регулирования, определяемая рассогласованием л Ig,.

Блок 4 работает таким образом, что для тех преобразователей, для которых текущее значение потребляемого тока превышает 1 (т.п. aÄ с О), величинами, 0, и, следовательно, напряжение, подаваемое на вход соответствующего инвертора Ug„, уменьшается, что приводит к уменьшению тока 44 и уменьшению абсолютной величины рассогласования Ы . Наоборот, при 11,. -1 имеем лЫ (0, величина дополнительного угла 7 0, что ведет к увеличению тока 3 и уменьшению абсолютной величины рассогласования. Таким образом выполняется условие равномерного распределения мощности нагрузки между параллельно работающими в данный момент преобразовательными агрегатами.

В устройстве осуществляется автоматическое в зависимости от величины и характера нагрузки подключение (отключение) силовых блоков. Из всей совокупности первый блок является ведущим, остальные (N — 1)— ведомыми. Включение группового преобразователя производится подачей управляющего сигнала Uo, который непосредственно подключает ключи 16 и 17 ведущего блока. На

1436236

Составитель В. Монн

Редактор А. Мотыль Техред И. Всрес 1(орректор В. Гирняк

Заказ 5656/54 Тираж 666 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 выходах первого и второго управляемых делителей 8 и 9 формируются соответственно сигналы:

11 = — /III; и 1 —— — „, - 1,1,.

Источником 12 задается сигнал Д,общий для всех инверторов. Он соответствует значению тока, потребляемого отдельным инвертором в номинальном режиме. Сравнение

14 и 1а с1о осуществляется соответственно первым и вторым компараторами 10 и 11.

По мере роста нагрузки выполняется неравенствоТ4> 1 -1- Л4, на выходе первого компаратора 10 формируется сигнал единичного уровня, с появлением которого реализуется алгоритм включения очередного агрегата на параллельную работу. По мере умень1п е щя нагрузки вы полн я ется нера вен ство

1@<1о — el и на выходе второго компаратора 11 появляется сигнал единичного уровня, который приводит к отключению одного уз группы работающих блоков. Здесь w 11 ., а I — величины, расширяющие диапазон постоянства структуры силовой части преобразователя. Они задаются напряжением смещения 1 м, подаваемым на прямой вход первого компаратора 10 и инверсный вход второго компапатора 11. Введение их вызвано тем, что 14 и 1в обладают некоторой погрешностью, определяемой датчиком 5, сумматором 7 и делителями 8 и 9.

Алгоритм включения (отключения) отдельного агрегата реализуется таким образом, что сигнал единичного уровня с выхода первого 10 (второго 11) компаратора через первый 20 (второй 21) формирователь и первый 24 (второй 25) элемент ИЛИ поступает на суммирующий (вычитающий) вход реверсивного счетчика 13, разрядность которого равна 1 — ближайшему целому для

log (N — 1) . Новое двоичное слово, значение которого определяет число блоков, включаемых на параллельную работу, с выхода счетчика 13 поступает на вход дешифратора

14. Единичный сигнал на его соответствующем выходе через элементы 15 обеспечивает разрешение уровня на ключах 16, 17 и элементах 18 соответствующего числа параллельно работающих блоков. Этими же уровнями обеспечиваются необходимые коэффициенты деления управляемых делителей

8 и 9 путем замыкания соответствующих ключей 19.

После подключения (отключения) отдельного преобразователя IlpII налич«и логической единицы на выходе первого 10 (второго 11) компаратора происходит очередное подключение (отключение) следующего преобразователя. Задержка. определяемая элементом 27. превышает время подключения (отключения). Этим обеспечивается последовательное подключение (отключение) необходимого количества преобразователей. Импульс с выхода логического элемента 2 ИЛИ 26 через элемент

27 задержки поступает на соответствующие входы первсго 22 и второго 23 элементов 2И, а единицы на одном из других входов через соответствующий элемент 2 ИЛИ 24 или

25 — на суммирующий (вычитающий) вход реверсивного счетчика 13.

Предлагаемый преобразователь реализует подключение (отключение) необходимого числа преобразовательных агрегатов при изменении нагрузки в широких пределах, что исключает перегрузки работающих блоков и обеспечивает высокий коэффициент использования силового оборудования. Это позволяет включать предлагаемый преобразователь для питания различных видов нагрузки, расширив тем самым область его применения.

Формула изобретения

Групповой преобразователь;частоты Ilo авт. св. № 1267563, отличающийся тем, что, с целью расширения области применения на произвольно меняющиеся нагрузки, он снабжен первым и вторым формирователями импульсов. двумя элементами 2И, тремя элементами 2ИЛИ, элементом задержк«, причем выходы первого и второго компараторов через первый и второй формирователи импульсов и первые входы первого и второго элементов 2 ИЛИ, а также через первые входы первого и второго элементов 2 И и вторые входы элементов первого и второго элементов 2 ИЛИ соединены с суммирующим и вычитающим в одами двоичного реверсивного счетчика соответственно, выходы первого и второго элементов 2 ИЛИ через последовательно соединенные третий элемент 2 ИЛИ и элемент задержки соединены с вторыми входами элементов 2 И.