Цифровой фильтр

 

Изобретение, относится к радиотехнике и м.б. использовано в устр-вах обраоотки информации. Цель изобретения - расширение функциональных возможностей путем фильтрации входного сигнала на нескольких частотах. Цифровой фильтр ЦФ содержит блок 1 управления, блок 2 памяти, сумматор 3, регистр 5, сигнальный вход 9 ЦФ, входы 10.I - 10.п тактовых частот ЦФ, выходы 11.1-11.п ЦФ. Для достижения цели в ЦФ введены п счетчиков 8.1- 8.П, входы которых являются входами тактовых частот ЦФ, коммутатор 7, вычитатель 4 и распределитель 6 сигналов . Блок 1 управления содержит п RS-триггеров, последовательно соединенные г-р тактовых импульсов, элемент И и счетчик, последовательно соединенные три формирователя импульсов и коммутатор, а также (п+1)-й RS-триггер. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) (11) (51) 4 Н 03 Н 17/00, 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

118

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4ll20626/24-09 (22) 19.09.86 (46) 15.11.88. Бюл. У 42 (72) О.Н.Партала (53) 621.396.6 (088.8) (56) Заявка Японии М 57-44257, кл. Н 03 Н 17/02, 1983. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и м.б. использовано в устр-вах обработки информации ° Цель изобретения — расширение функциональных возможностей путем фильтрации входного сигнала на нескольких частотах.

Цифровой фильтр ЦФ содержит блок 1 управления, блок 2 памяти, сумматор

3, регистр 5, сигнальный вход 9 ЦФ, входы 10.1 — 10.п тактовых частот ЦФ, выходы 11.1-11 и ЦФ. Для достижения цели в ЦФ введены п счетчиков 8.!в

8.п входы которых являются входами тактовых частот ЦФ, коммутатор 7, вычитатель 4 и распределитель 6 сигналов ° Блок 1 управления содержит и

RS-триггеров, последовательно соединенные г-р тактовых импульсов, элемент И и счетчик, последовательно соединенные три формирователя импульсов и коммутатор, а также (п+1)-й

RS-триггер. 1 з.п.ф-лы, 3 ил.

1437968

Изобретение относится к радиотехнике и может быть использовано в устройствах обработки информации.

Цель изобретения — расширение

5 функциональных возможностей путем фильтрации входного сигнала на нескольких частотах.

На фиг.l представлена электрическая структурная схема цифрового !О фильтра; на фиг.2 - схема блока управления; на фиг.3 — временные диаграммы, поясняющие работу цифрового фильтра °

Цифровой фильтр (фиг.l) содержит блок 1 управления, блок 2 памяти, сумматор 3, вычитатель 4, регистр 5, распределитель 6 сигналов, коммутатор 7, и счетчиков 8.1-8.п сигнальный вход 9 цифрового фильтра, входы 20 .10.1-10.п тактовых частот цифрового фильтра, выходы ll,l-ll.ï цифрового фильтра.

Блок 1 управления (фиг.2) содержит n RS-триггеров 12.1-12.п, ком- 25 мутатор 13, (и+1)-й RS-триггер 14, счетчик 15, элемент И 16, генератор 17 тактовых импульсов, первый, второй и третий формирователи 18 — 20 импульсов, распределитель 21 импуль- 30 сов, второй, третий, первый и четвертый выходы 22 — 25 блока управI ления.

Цифровой фильтр работает следующим 06pGsoM.

На фиг.З представлены диаграммы работы для n=4 (для четырех тактовых

iBC TOT f, f, f, f) ) . ИмпуJIhChI STHX частот представлены на фиг,З а,б,в,г.

Импульс частоты f, по S-входу запус- 0 кает RS-триггер 12.1 (фиг.З д). В момент запуска RS-триггера 12.1 счетчик 15 находится в состоянии "4" (фиг,3 и). При следующем тактовом импульсе генератора 17 тактовых импульсов счетчик 15 переходит в состояние "1". При этом коммутатор 13 подключает к входу (и+1)-го RS-триггера 14 выход RS-триггера 12.1, а (и+1)-й RS-триггер 14 перехоцит в сос- 0 тояние, когда на его прямом выходе появляется "1" (фиг.З к), При этом на втором выходе 22 блока 1 управления появляется "1", которая переводит в рабочий режим блок 2 памяти, 55 находившийся до этого в режиме хранения, распределитель 6 и коммутатор

7. Запускается также первы. :: формирователь 18 импульсов (фиг.З л). При этом по третьему выходу 23 переводится в режим записи регистр 5. .Пока длится импульс первого формироI аателя 18Ä блок 2 памяти работает в режиме считывания. Информационное слово с выхода блока 2 памяти поступает в сумматор 3, где суммируется с входной информацией, поступающей на на сигнальный вход 9. Затем с выхода сумматора 3 информация поступает на входы вычитателя 4, причем на вход А информация поступает целиком, на входе В ш старших разрядов заэемле лы, а на ос-.àëüíûå 1-m разрядов входа поступают 1-m старших разрядов информационного слова. В результате иэ числа, задаваемого информационным слоВоМ вычитается его часть, составляющая dГ = 1/2 ст исходного числа.

Полученный результат с гыхода вычитателя 4 записывается в регистр 5.

После окончания этих проце . сов заканчивается импульс первого формирователя 18 и по заднему фронту этого импульса запускается второй формирователь 19 импульсов (фиг.Ç м). Импульс второго формирователя !9 (фиг.3 е) поступает на первый выход

24 блока 1 управления и далее на вход управления записью блока 2 памяти, который переводится в режим записи (в него записывается информационное слово с выхода регистра 5).

Таким образом, в одной из ячеек бло- ка 2 памяти произошло обновление информации. Адрес этой ячейки состсит из двух частей: одна часть - это номер фильтра, который задается счетчиком 15 блока l управления. Пока включен (n+l)-й триггер !4 и работают первый, второй и третий формирователи 18 — 20, элемент H 16 блокировки потенциалом 0" с инверс ioi о выхоца (n+I)-ro триггера !4 и счетчик 15 поддерживают постоянное число на выходе (в данном случае "1").Вторая часть адреса блока 2 памяти — это номер накопителя в наборе накопителей. Для каждого из них в данный момент этот номер произволен, т.к. счетчики 8.1-8.п наход,ятся в произвольных состояниях. Но коммутатор 7 подключает к адресным входам блока 2 памяти код нужного счетчика. С 0KQnчанием процесса записи в блоке 2 памяти заканчивается и импульс второго формироватепя !9 блока 1 управления, по его задке"лу фронту запускается

3 !4379 третий формирователь 20 импульсов, который формирует импульс сброса

RS-триггеров 12.1-12.п (фиг.3 н).

Сбрасывается (и+1)-A RS-триггер 14, и через распределитель 21 сбрасы5 вается RS"òðèããåð 12.1, Элемент И !6 разблокируется, и счетчик 15 начинает считать дальше.

Предположим, что пока работал пер- 1о вый канал, пришел импульс частоты (фиг.3 г) и запустил соответственно RS-триггер 12,4 (фиг.3 з), а эа ним сразу пришел импульс частоты f (фиг.З н) и запустил соотнетственно RS-триггер 12.3 (фиг,3 ж), Счетчик 15 (фиг.3 и) проходит состояние "2", затем "3" и при этом поскольку RS-триггер 12.3 был включен, снова запускается RS-триггер 14 20 (фиг.3 к) и начинается работа по третьему каналу„ а после ее окончания счетчик 15 переходит в положение

"4", где также включен RS-триггер

12 4 и происходит работа по четверто- 25 му каналу, и т.д. При работе. каждого из каналов распределитель б подключает информацию по данному на соответствующие выходы 11,1-!l.n.

2. Фильтр по п.l, о т л и ч а ю;шийся тем, что блок управления содержит n RS-триггеров, S-входы которых являются входами блока упранления, последовательно соединенные генератор тактовых импульсов, элемент И и счетчик, последовательно соединенные первый формирователь импульсов, выход которого является третьим выходом блока управления, второй формирователь импульсов, выход которого является первым выходом блока управле.ния, и третий формирователь импульсов, распределитель импульсов, выходы которого соединены с R-входами соответствующих и RS-триггеров, коммутатор, сигнальные входы которого сое" динены с выходами п К$-триггеров, а адресный вход — с адресным входом распределителя, выходом счетчика,, является четвертым выходом блока управления и соединен с выходом счетчика, а также (и+1)-й RS-триггер, S-вход которого соединен с выходом коммутатора, R-вход — с сигнальным нходом распределителя имлульсон и с выходом третьего формирователя импульсон, прямой выход соединен с. входом первого формирователя импульсов и является вторым выходом блока управления, а инверсный выход соединен с другим входом элемента И.

Формула изобретения

1.Цифровой фильтр, содержащий блок упранления, блок памяти, сумматор и регистр, при этом первый и второй выходы блока управления соединены соответственно с входом упоавления записи и входом выбора адреса блока памяти, выход которого соединен с первым входом сумматора, а третий выход блока управления соединен с нходом синхронизации регистра, о т— л и ч а ю шийся тем, что, с целью расширения функциональных воэможностей путем фильтрапии нходного

45 сигнала на нескольких частотах, введены п счетчиков, входы которых являются входами тактовьгх частот цифрового фильтра и соединены с соответствующими входами блока упранления, коммутатор, нычитатель и рас1 пределитель сигналов, при этом второй, вход сумматора является сигнальным Вхо дом цифрового фильтра, выходь . распределителя сигналов являются сигнальными выходами цифрового фильтра, выход сум-матора соединен с первым входом вычитателя, m старших разрядов второго входа которого подключены к общей шине, 1"т разрядов второго входа соединены с 1-т старшими разрядами вьхода сумматора, где 1 — число выходных разрядов сумматора, а выход вычитателя соединен с сигнальным входом регистра, выход которого соединен с сигнальными входами распределителя и блока памяти, выходы п счетчиков соединены с сигнальными входами коммутатора, выход которого подключен к пе1 вому адресному входу блока памяти, второй адресный вход котброго соединен с адресными входами распределителя сигналов, коммутатора и с четвертым выходом блока управления, второй выход которого соединен с входом ныбора коммутатора.

1437968

t

Составитель Э.Борисов

Редактор М.Циткина Техред М.Ходанич Корректор О.Кравцова

Заказ 5967/54 Тираж 929 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно †полиграфическ предприятие, г. Ужгород, ул. Проектная., 4