Цифровой синтезатор частот

 

Изобретение относится к импульсной технике и может использоваться в радиотехнических устройствах для генерации сетки частот. Цель изобретения - обеспечение равномерной сетки синтезируемых частот - достигается введением ко 4мутатора 7, делителя 8 частоты с переменным коэффициентом деления, ЕИКЫ И частоты смещения. Кроме тоге, устройство содержит делитель 1 частоты с переманным коэффициентом деления, и пульсно-фазовый детектор 2 фильтр 3 нижних частот управляе 4ый генератор 4, смеситель 5 и умножитель 6 частоты, 1-Ш1.

,SU„„344841 6 цц 4 Н 03 К 23/бб, Н 03 L 7/18

А1 и ASTOPCROMY СЮИЮТВВ СТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ.

ПО ИЗОБРЕТЕНИЯМ И ОТ1.ГЬЗТИЯМ йРИ ГИНТ СССР (21) 4178349/24-21 (22) 12.01.87 (46) 30.12.88, Бюл. В 48 (72) В. И. Волков, Б, А. Трапезников и А, И. Урьяс (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

У 1059623, кл. Н 03 L 7/18, 08.12.80.

Авторское свидетельство СССР

9 1307586, кл. Н 03 К 23/66, 18.12.85.

Авторское свидетельство СССР

Ф 1058045 кл. Н 03 L 7/18. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к импульсной технике и может использоваться в радиотехнических устройствах для генерации сетки частот. Цель изобретения — обеспечение равномерной сетки синтеэируемых частот — достигается введением коммутатора 7, делителя 8 частоты с переменным коэффициентом деления, и:ины 11 частоты смещения.

Кроме того, устройство содержит делитель 1 частоты с переменным коэффициентом деления, импульсно-фазовый де" тактор 2„ фильтр 3 нижних частот„ управляемый генератор 4, смеситель 5 и умножитель б частоты. 1 ил.

1448410 е

Учитывая, что

20 получаем ьрг " о. 11 + f»i

Изобретение относится к импульсной технике и может использоваться в радиотехнических устройствах для генера° ции сетки частот.

Цель изобретения — обеспечение равномерной сетки синтезируемых частот.

На чертеже приведена электрическая структурная схема предлагаемого цифрового синтезатора частот. 10

Цифровой синтезатор частот содер; жит последовательно соединенные пер вый делитель 1 частоты с переменным коэффициентом деления (ДПКД), им; пульсно-фазовый детектор (RCg) 2» 15 фильтр 3 нижних частот (ФНЧ), управ ляемый генератор 4 и смеситель 5, а также умножитель 6 частоты, коммутатор 7, второй делитель 8 частоты с переменным коэффициентом деления (ДПКД)» П-триггер 9, прямой и инверсный выходы которого подключены соответственно к первому и второму управляющим входам коммутатора 7, первый вход которого подкгзочеи K выходу сме- 25 сителя 5 и к входу умножителя 6 частоты» выход которого подключен к входу второго ДПКД 8, выход которого под;ключен ко второму входу коммутатора

7, выход которого подключен к такто- 30 вому входу D"триггера, 9 и к входу первого ДПКД I выход которого подключен также к входу сброса В-тригге. ра 9, информационный вход которого соединен с шиной логической единицы.

Вторые входы ИФД2 и смесителя 5 соединены с шинамн -10 и 11 соответственно опорной частоты и частоты смещения

Выход управляемого генератора 4 соединен с выходной виной 12. 40

Цифровой синтезатор частот работает следующим образом. Сигнал с выхода

ДПКД 1 поступает иа вход сброса 11триггера 9 и устанавливает его и нулевое состояние. В-триггер 9 в свою 45 очередь.переводит коммутатор 7 в положение, при котором на вход ДПКД и на тактовый вход D-триггера 9 с выхода ДПКД 8 поступает один импульс.

По окойчании имнульса D-триггер пере-50 ходит в единичное состояние и.переклю -чает коммутатор 7 в положение, при ,котором на вход ДПКД 1 и на тактовый вход D-триггера 9 с выхода смесителя

5 поступает периодический сигнал. Та-55 ким образом в течение одного периода выходной частоты ДПКД 1 на его вход поступает один импульс с выхода ДПКД

8, отстоящий от предшествующего на

f rl4 K величину и (И - 1) импульс с и периодом Т„ч, где Т„ч - период сигнала на выходе смесителя 5; rr - коэффициент умножения умножителя 6; К - код установки Д11КД 81 0 - код установки

ДйКД 1. Тогда период выходного сигнала ДПКД I ..равен! длил юЧ Длкд sar е и р„й*П 4(Я + ) + f,, К-и где,„- выходная частота генератора 1 °

- частота смещения на вине 11.

Так как в установиввемся режиме кольца ФАПЧ где f Ä - опорная частота íà шине 10, йоследователыюсть ввкодных иьвульсав

ДПКД- 1 строго равномерна, следователь" но» побочные составляющие, связапиые с дробностью коэффициента деления, в выходном сигнале устройства отсутствуют.

Шаг сетки цифрового синтезатора чакКП стот равен f () . При необходимо. и сти получения выходной частоты, кратной опорной частоте f цифрового синтезатора частоты, код установки K

ДПКД 8 принимают равным коэффициенту умножения и умножителя 6, При этом выходная частота устройстгга равна 6Ч 6ых 61

20 то умиожитель 6 может работать при достаточно больших и, ограниченных только быстродействием ДПКД 8 и диапазоном перестройки выходных частот цифрового синтезатора частот.

Формула из обре тения

Составитель А. Соколов Редактор Т. Парфенова Техред И.Дидык Корректор Л. Патай

Заказ 6852/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 14484

Если необходимо получить выходную частоту, не кратную опорной частоте, код К, поступающий на входы установки

ДПКД 8, принимает значения не кратные коэффициенту умножения и умножителя

6, При этом при К (и шаг сетки уст- ройства принимает отрицательные значения, а при К 1 п положительные. При

К = О выходная частота устройства рав- р на р х on (1" 1) + о1 °

Количество синтезируемых частот при фиксированном значении Н и значении 1Ь

0 К 4 и равно (a + 1). Поскольку на вход умножителя поступает частота, равная

Цифровой синтезатор частот, содер- З0 жащий последовательно соединенные пе рвый делительчастоты с переменным коэф10 ф фициентом деления, импульсно-фазовый детектор, второй вход которого соединен с шиной опорной частоты, фильтр нижних частот, управляемый генератор, выход которого соединен с выходной . шиной и смеситель, а также умножитель частоты, о т л и ч а ю щ и ti с я тем, что, с целью обеспечения равномерной сетки синтезируемых частот, s. него введены коммутатор, второй дели тель частоты с переменным коэффициентом деления, шина частоты смещения и

Втриггер, прямой и инверсный выходы которого подключены соответственно к первому и второму управляющим входам коммутатора, первый сигнальный вход которого подключен к выходу смесителя и к входу умножителя частоты, вьгход которого через второй делитель частоты с переменным коэффициентом, деления подключен к второму сигнальному входу коммутатора, выход которого подключен к тактовому входу D" триггера и к входу первого делителя частоты с иеременньм коэффициентом деления, выход которого подключен к входу сброса В-триггера, информационный вход которого соединен с шиной единичного уровня, ври этом второй вход смесителя соединен с шиной частоты смещения.