Устройство для контроля постоянной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной -аппаратуре, например в пульте элекш тротермотренировки постоянных запоминающих устройств. Цель изобретения - повышение надежности и быстродействия устройства. Устройство содержит генератор 1 импульсов, формирователь 2 синхросигналов, первый 3 и второй 5 счетчики, блок 4 управления, первый 6 и второй-11 элементы И, блоки 7 и 13 формирователей сигналов, коммутаторы, дешифратор 12, индикаторы, блок 15 управления инди-. кацией, сигнатурный анализатор,блок памяти сигнатур, блок сравнения, регистр . Устройство работает в режимах формирования сигнатур, считьюания и самоконтроля. 7 ил. $ Б-Г1РЧ п hllMLhD (Л СП 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕтКНИ

Н А BTOPCKOMV СВИДЕТЕЛЬСТВУ

l ! !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР (21) 4206335/24-24 (22) 06.03.87 (46) 15.01.89. Бюл. N 2 (72) В.В.Циркин, А.А.Шовколович и M.À.ÈâàíîB (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 968856, кл, G 11 С 29/00, 1980.

Авторское свидетельство СССР

У 947913, кл. С 11 С 29/00, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННОЙ ПАМЯТИ (») Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной .аппаратуре, например в пульте элекÄÄSUÄÄ 1451781 д1 тротермотренировки постоянных запоминающих устройств. Цель изобретения — повышение надежности и быстродействия устройства. Устройство содержит генератор 1 импульсов, формирователь 2 синхросигналов, первый 3 и второй 5 счетчики, блок 4 управления, первый 6 и второй.11 злементы И, блоки 7 и 13 формирователей сигналов, коммутаторы, дешифратор 12, индикаторы, блок 15 управления индикацией, сигнатурный анализатор, блок памяти сигнатур, блок сравнения, регистр. Устройство работает в режимах формирования сигнатур, считывания и самоконтроля. 7 ил.

1451781

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в контрольно-испыта5 тельной аппаратуре, например, в пульте электротермотренировки постоянных запоминающих устройств (ПЗУ), Цель изобретения — повышение надежности и быстродействия устройства.

На фиг.1 и 2 приведена структурная схема устройства для контроля постоянной памяти; на фиг,3 и 4— структурные схемы блока управления и блока управления индикацией соответственно; на фиг.5 — структурные схемы генератора импульсов и формирователя синхросигналов; на фиг.б и

7 — структурные схемы сигнатурного анализатора и блока памяти сигнатур соответственно.

Устройство содержит (фиг.1 и 2) генератор 1 импульсов, формирователь 2 синхросигналов, первый счет- 25 чик 3, блок 4 управления, второй счетчик 5, состоящий из младших 5 и старших 5 разрядов, первый элемент И 6, первый блок 7 формироваI телей сигналов. Устройство подключается к объекту контроля — блоку 8 постоянной памяти. Устройство содержит также первый коммутатор 9, третий коммутатор 10, выполненный, например, в виде тумблеров 101 †.10, второй элемент И 11, дешифратор 12, второй блок 13 формирователей сигналов, первый индикатор 14, блок 15 управления индикацией, второй индикатор 16 сигнатурный анализатор 40

17, блок 18 памяти сигнатур, блок

19 сравнения, второй коммутатор 20, регистр 21 и третий индикатор 22.

Устройство имеет вход 23 "Пуск", вход 24 Считывание ., вход 25 Фор- 45 мирование сигнатур". Блок 4 управления имеет вход 26 разрешения формирования сигнатур, вход 27 разрешения,считывания, вход 28 "Конец контроля", тактовый вход 29,.вход 30

"Конец цикла контроля", вход 3 1

"Конец подцикла контроля". Блок 4 управления имеет выходы 32"35 с первого по четвертый,.первую 36 и вторую 37 группы выходов, пятый выход 38, третью .группу 39 выходов, шестой выход 40.

Блок 4 управления содержит (фиг.3) формирователь 41 импульсов, элемент

НЕ 42, элементы И 43 и 44, формирователь 45 импульсов, элемент НЕ 46, триггер 47, элемент И-НЕ 48, переключатель 49 на три положения и три направления, формирователь 50 импульсов, тумблеры 51-53, элемент

НЕ 54.

Блок 15 управления индикацией (фиг.4) содержит тумблер 55, триггер 56, элементы.НЕ 57 и 58, триггеры 59 и 60, кнопку 61 сброса в

"0" триггера 56.

Формирователь 2 синхроимпульсов (фиг.5) содержит элементы И-НЕ 62 и 63 и триггер 64. Генератор 1 импульсов (ГИ) содержит генератор 65 тактовь1х импульсов, формирователи

66 и 67 сигналов, тумблер 68, генератор 69 одиночных импульсов (ГОИ), элементы И 70 и 7 1, элемент t1E 72, элемент ИЛИ 73 и элемент НЕ 74. В состав генератора 1 входит также тумблер ГИ/ГОИ (на фиг.5 не показан), сигнал с которого подается на вход 75.

Сигнатурный анализатор 17 (фиг.б) содержит элементы И-НЕ 76 и формирователь 77 сигнатур.

Блок 18 памяти сигнатур (фиг.7) содержит блоки 78 и 79 памяти.

Рассмотренные конкретные примеры схемных решений блоков 1, 2, 4 и 15 ,приведены для случая, когда объект контроля — блок 8 постоянной памяти — содержит 8 плат, на каждой из которых — 8 БИС ПЗУ 556РТ7.

Устройство работает следующим об.разом.

Режим формирования сигнатур. Появление сигнала на входе 25 устройства приводит к установке в "0" триггера 47 и появлению на выходе элемента И 43 сигнала "УСТ.ИСХ.СОСТ.", который переключает. в "0" триггеры формирователя 2, триггеры блока 15 управления индикацией, устанавлива-. ет в нулевое начальное состояние счетчики и регистр формирователя 77 сигнатур. После прихода сигнала

ll 11

Пуск появляющиеся на выходе генератора 1 импульсы ТИ и ТИ поступают на тактовый вход формирователя 77 сигнатур и счетный вход счетчика 3.

Кажцый 2048-й импульс ТИ, появляющийся на выходе переполнения счетчика 3, поступает, пройдя через блок

4 управления, на счетный вход счетчика 5. Предполагается, что на входе з 14

75, первых входах элементов И-НЕ

76 сигнал лог."1", тумблеры 51-53 блока 4 находятся соответственно в нижнем, верхнем и левом положениях, переключатель 49 — в одном из двух нижних положений, содержимое которого определяет номер микросхемы ПЗУ, к которой происходит обращение, и адрес ячейки блока 78, в которой должна храниться сигнатура соответствующей микросхемы. Через некоторое время после прихода сигнала на вход 28 блока 4, определяющего окончание процесса формирования сигнатуры микросхемы ПЗУ, на выходе формирователя 45 импульсов появляется сигнал, который приводит к записи полученной эталонной сигнатуры в блок 18 памяти.

Появляющийся после некоторой задержки сигнал на входе 33 блока 4, пройдя через элемент И б, устанавливает в нулевое начальное состояние регистр формирователя 77 сигнатур, подготавливая его к формированию сигнатуры следующей микросхемы ПЗУ.

64-й импульс, появляющийся на,выходе переполнения счетчика 5, приводит к установке в "0-" триггеров формирователя 2, прекращая тем самым формирование сигнала ТИ. Формирование сигнатуры в блоке 17 происходит по фронту "0 — 1" сигнала ТИ. Подключение выходов соответствующей микросхемы ПЗУ к формирователю 77 обеспечивает первый блок 9 коммутации.

По фронту "I 0" сигнала ТИ происходит изменение содержимого счетчи-, ка 3, т.е. адреса выбранной микросхемы ПЗУ. Набрав на тумблерах tO

I код какой-либо микросхемы ПЗУ, можно в режиме записи наблюдать на индикаторе 22 эталонную сигнатуру микросхемы, полученную в блоке 17, и содержимое соответствующей ячейки блока памяти (при правом положении тумблера 53) при помощи переключа-теля 49 (соответственно нижнее и среднее положения).

Режим считывания. Появление сигнала "Считывание" приводит к установке в "1" триггера 47. После появления сигнала "Пуск" на устройство начинают поступать импульсы ТИ и ТИ.

После получения сигнатуры i-й микросхемы.ПЗУ по сигналу с выхода формирователя 45 импульсов происходит сравнение полученной сигнатуры с ком

51781

)5

40 довым эталоном (эталонной сигнатурой), хранящемся в блоке 18 памяти. В случае совпадения сигнатур аналогичная процедура повторяется для следующей микросхемы ПЗУ и т.д. В случае несовпадения сигнатур появляющийся на выходе блока 19 сравнения единичный сигнал приводит к установке в "1" триггера 59, а затем по фронту "0 1" сигнала на входе 28 блока 4 — к установке в "1" триггера 60, единичное состояние которого приводит к индикации номера неисправной микросхемы в индикаторе 14, в состав которого входят микросхемы

133ПП4 и стандартные семисегментные индикаторы. Сброс в "0" триггера 59 происходит по сигналу с выхода формирователя 50 импульсов, появляющемуся в цикле обработки следующей микросхемы. Если тумблер 55 находится в нижнем положении, то одновременно с установкой в "1" триггера

59 происходит и установка в "1" триггера 56, единичное состояние которого приводит к загоранию светодиода индикатора 16. При верхнем положении тумблера 55 установка в "1" триггера 56 происходит только в случае неисправности микросхемы ПЗУ, код которой набран на тумблерах 10.

Код на указанных тумблерах определяет также номер микросхемы, сигнатура которой (или содержимое соответствующей ячейки блока 18 памяти) выводится на индикацию в индикаторе 22, Индикатор 22 преобразует сигнатуру, записанную в регистр 21, в шестнадцатиричные знаки О, 1, 2, U при помощи стандартных семисегментных индикаторов.

В предлагаемом устройстве преду- смотрен режим самоконтроля: возможна работа от генератора одиночных импульсов, а также работа в полуавтоматическом режиме, когда на устройство поступают пачки из 2048 сигналов

ТИ, что позволяет контролировать правильность проверки любой отдельно взятой микросхемы ПЗУ. Кроме того, в устройство заложена воэможность отключения сигнатурного анализатора

17 от объекта контроля и запись в него тестовой информации, а также возможна имитация основных управляюющих сигналов, а также их блокировка.

5 14517

Формула изобретения

Устройство для контроля постоянной памяти, содержащее генератор импульсов формирователь синхросигt

5 налов, первый счетчик, блок управления, первый элемент И, первый и второй коммутаторы, дешифратор и сигнатурный анализатор, причем первый выход генератора импульсов соединен с тактовым входом сигнатурного анализатора, второй выход генератора импульсов подключен к счетному входу первого счетчика, Выходы разрядОВ котОРОГО яВляются адресными 15 выходами устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, в него введены второй счетчик, второй элемент И, блок памяти сигнатур, третий коммутатор и регистр, причем входы разрешения считывания и разрешения формирования сигнатур блока памяти являются соответственно входами Считывание и "Формирование сигнатур" устройства, выходы первой группы блока yriравления соединены соответственно с входом выборки и входом записи— чтения блока памяти сигнатур, выходы которого подключены к входам первой группы блока сравнения, входы второй группы которого соединены с выходами первоый группы сигнатурного анализатора, информационные входы которого подключены к выходам первого коммутатора, информационные входы которого являются информационными входами устройства, входы дешифратора подключены к выходам младших разрядов второго счетчика, прямые

40 и инверсные выходы разрядов которого подключены соответственно к информационным входам первой и второй групп третьего коммутатора, выходы которого подключены к входам груп45 пы второго элемента И, прямые выходы. разрядов второго счетчика являются выходами индикации номеров микро-!! !! схем памяти, вход Конец контроля блока управления соединен с выходом переполнения первого счетчика, первый выход генератора импульсов со.единен с тактовым входом блока управления, второй выход генератора импульсов подключен к тактовому входу формирователя синхроимпульсов, вход "Конец цикла контроля" блока управления соединен с выходом переполнения второго счетчика, выход второго элемента И соединен с входом

"Конец подцикла контроля" блока управления, выход блока сравнения является выходом "Ошибка устройства", с первого по четвертый выходы блока управления соединены соответственно с счетным входом второго счетчика, первым входом первого элемента И, тактовым входом регистра и входом второго элемента И, пятый выход блока управления соединен с первым установочным входом формирователя синхросигналов, установочными входами первого и второго счетчиков и вторым входом первого элемента И, шестой выход блока управления соединен с вторым установочным входом формирователя сннхросигналов, выходы второй группы блока управления подключены к управляющим входам второго коммутатора, выходы которого соединены с информационными входами регистра, выходы которого являются информационными выходами устроиства, вход запуска формирователя синхросигналов является входом

"Пуск устройства, выход формирователя синхросигналов соединен с входом генератора импульсов, выход первого элемента И соединен с установочным входом сигнатурного анализатора, управляющие входы первого коммутатора соединены соответственно с выходами младшего и старших разрядов второго счетчика, выходы первой группы сигнатурного анализатора соединены поразрядно с соответствующими информационными входами блока памяти сигнатур и информационными входами первой группы второго коммутатора, информационные входы второй группы которого соединены с выходами блока памяти сигнатур, адресные входы которого соединены с выходами разрядов второго счетчика, выходы второй группы сигнатурного анализатора соединены с информационными входами третьей группы второго коммутатора.

1451781

145178i

1451781

20 цругр

Quz.E

17

С о ст ави тель В . P удак ов

Редактор Е.Копча Техред Л.Олийнык Корректор Л.Пилипенко

Заказ 7086/5 1 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4