Устройство для преобразования сдвига фаз в двоичный код

 

Изобретение относится к электроизмерительной технике и служит для расширения частотного диапазона и уменьшения времени преобразования. Устройство содержит два параллельных / и Установка канала 1, включающих каждый входной блок 2 и формирователь 3 прямоугольных импульсов. Кроме того, устройство содержит IK-триггер.4, электронные ключи 6-11, интегратор 12 полу-- . периода, инвертор 13, интегратор 14 прямого и обратного интегрирования , элемент И 16, сдвоенный компаратор 20 и управляющий элемент 21, Введение одновибратора 5, формирователя 15 временных интервалов, длительности которых относятся как веса двоичных разрядов, элемента И 17, делителей 18 и 19 напряжения, элемента ИЛИ 22 и выходного регистра 23 сдвига позволяет использовать устройство в конвейерных вьгчислительных системах, т.к. выходной код формируется старшими разрядами вперед уже в процессе преобразования. 4 ил.,1 табл. (/) ОС ч сд . 1

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„3 456897 (ад 4 G 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

oP+uu д

Фиг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 41 68987/24-21 (22) 29. 1 2. 86 (46) 07.02.89. Бюл. Ф 5 (71) Куйбышевский политехнический институт им. В.В. Куйбышева (72) Ф.М. Медников, А.В. Малинин, И.Д. Лапидус и M.Ë. Нечаевский (53) 621.317.77(088.8) (56) Глинченко А.С. и др. Цифровые методы измерения сдвига фаз. Новосибирск: Наука, !979, с. 33,34.

Авторское свидетельство СССР

Р 725039, кл. G 01 R 25/00, 1974. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

УГЛА СДВИГА ФАЗ В ДВОИЧНЫЙ КОД (57) Изобретение относится к электроизмерительной технике и служит для расширения частотного диапазона и уменьшения времени преобразования.

Устройство содержит два параллельных канала 1, включающих каждый входной блок 2 и формирователь 3 прямоугольных импульсов. Кроме того, устройство содержит IK-триггер,4, электронные ключи 6-11, интегратор 1 2 полу-. периода, инвертор 13, интегратор

14 прямого и обратного интегрирования, элемент И 16, сдвоенный компаратор 20 и управляющий элемент 21.

Введение одновибратора 5, формиро.вателя 15 временных интервалов, длительности которых относятся как веса двоичных разрядов, элемента И 17, делителей 18 и 19 напряжения, элемента

ИЛИ 22 и выходного регистра 23 сдвига позволяет использовать устройство а в конвейерных вычислительных системах

Ф т.к. выходной код формируется старшими разрядами вперед уже в процессе преобразования. 4 ил.,1 табл. !

1456897

Изобретение относится к электроизмерительной технике и может быть использовано при измерении угла сдвига фаз между электрическими сигналами в многоканальных системах сбора и

5 обработки информации.

Цель изобретения — расширение частотного диапазона и уменьшение времени преобразования.

- На фиг. i показана структурная электрическая схема устройства на фиг. 2 — временные диаграммы, поясня- ющие работу устройства; на фиг. 3— граф-схема алгоритма работы управляющего автомата; на фиг. 4 — один из возможных вариантов структурной электрической схемы управляющего автомата.

Устройство (фиг. 1) содержит два параллельных канала 1, выполненных из включенных последовательно входных блоков 2 и формирователей 3 прямоугольных импульсов, ЕК-триггер 4, 1 одновибратор 5, электронные ключи 25

6-11, интегратор 12 полупериода, инвертор 13, интегратор 14 прямого и обратного интегрирования, формиро.ватель 15 временных интервалов, элементы И 16 и 17, делители 18 и 19 30 напряжения, сдвоенный компаратор 20, управляющий автомат 21, элемент ИЛИ

22, выходной регистр 23 сдвига и шину 24. установа.

Выход первого параллельного кана35 ла, 1 соединен с управляющим входом ключа 6, с I-входом IK-триггера 4 и с инверсным входом .одновибратора 5, выход которого соединен с входом формирователя 15 временных интервалов и с четвертым входом управляющего автомата 21 .Выход второго параллельного канала 1 соединен с К-входом

IK-триггера 4, выход которого соеди- 45 нен с управляющим входом ключа 7. Эталонное напряжения К,U и U, подается на входы ключей 6 и 7 соответственно.

Выход ключа 6 подключен к входу ин-. тегратора 12 полупериода, который шунтирован ключом 8, выход интегратора 12 полупериода соединен с входом ключа 9, с входом инвертора 13 и через делитель 18 с первым пороговым входом сдвоенного компаратора 20, Вы55 ход инвертора 13 подключен к. входу ключа 1 О и через делитель 1 9 к второму пороговому входу сдвоенного компаратора 20.

Выходы ключей 7, 9 и 10 соединены с входом интегратора 14 прямого и об.ратного интегрирования, который шунтирован ключом 11 Выход интегратора

14 прямого и обратного интегрирования подключен к входу сдвоенного компаратора .20, первый и второй выходы которого соединены соответственно с первым и вторым входами управляющего автомата 21. Выход формирователя 15 временных интервалов подключен к третьему входу управляющего автомата 21,к первому входу элемента ИЛИ 22 и к первым входам элементов И 16 и 17,. выходы которых соединены соответственно с. управляющими входами ключей 9 и 1 0 °

Первый и второй выходы управляющего автомата 21 подключены соответственно к вторым входам элементов И 16 и 17.

Третий выход управляющего автомата

21 соединен с управляющими входами ключей 8 и 11. Четвертый выход управляющего автомата 21 подключен к второму входу. элемента ИЛИ 22, выход которого соединен с управляющим входом выходного регистра 23. Пятый выход управляющего автомата 21 подключен к информационному входу выходного регистра 23. Шина 24 установа подключена к пятому входу управляющего автомата 21 . Управляющий автомат 21 (фиг. 4) содержит шины 25 и 45, элементы НЕ 46-48, элементы И-НЕ 49-63, триггеры 64-67, элементы И-HE 68-73, элементы НЕ 74-77 и элемент И-НЕ 78.

Обозначения, принятые на фиг. 2: — входные сигналы, б — сигналы на выходах первого и второго параллельных каналов 1,: в - сигнал: на выходе триггера 4, г — сигнал на выходе интегратора 12 полупериода и на выходе инвертора 13, д — сигнал на выходе интегратора 14 прямого и обратного интегрирования, е — сигнал на выходе формирователя 15 временных интервалов, ж — сигнал на первом выходе сдвоейного компаратора 20, з — сигнал на втором выходе сдвоенного компаратора 20.

Устройство работает следующим образом.

Перед началом работы управляющий автомат 21 устанавливается в исходное состояние Ь (фиг. 3) путем по дачи кратковременного импульса на шину 24 установа. Из синусоидальных входных сигналов U,, U (фиг, 2а) в каналах 1 формируются прямоугольные

3 !

4568 импульсы (фиг. 26) равные по длительности полупериоду входных сигналов

Т

2.

С помощью триггера 4 выделяется временной интервал, равный по длительности фазовому сдвигу < (фиг. 2в)

Сигналы длительностью Т и с по10 ступают на управляющие входы ключей 6 и 7 соответственно. Последние в течение действия этих сигналов пропускают эталонное напряжение К,Бз и

- U на входы интеграторов 12 и.14. В

15 результате интегрирования на выходе интегратора 12 полупериода формируется напряжение

1 Т

U — К, U—

2; 1 1 где К, — коэффициент, R,С„ - постоянная времени интегратора 12 (фиг. 2r)На выходе интегратора 14 прямого и обратного интегрирования формируется напряжение U (момент t фиг,2д) 20

U,= Uo+ RС Ъ„Б г

ПЧ RС э ЧР где U = U — начальное условие ино Ч

30 тегрирования;

Ъ„= sign(-U, ) = -1, так как перед началом такта t peи зультат интегрирования положителен °

В зависимости от знака напряжения на выходе интегратора 14 прямого и обратного интегрирования компаратор

20 вырабатывает следующие выходные сигналы

Второй выход

Первый выход

UT/2 если U; -К, 0

U iz U n если К U;< К„>

Пт.!г если U; К

+1 или — 1

50 первом и втором входах, переходит в состояние Ъэ, в результате чего на его втором выходе сохраняется сигнал У, а на пятом выходе формирует55 ся сигнал У» который поступает на информационный вход регистра 23.

Начало следующего такта „, saдержано относительно конца предыдущего на время Т (фиг. 2е) задержки, 0 где R C — постоянная времени интегратора 14.

По заднему фронту импульса с выхода первого канала 1 одновибратор 5 вырабатывает импульс положительной полярности, которым запускает формирователь 15 временных интервалов и переводит управляющий автомат 21 в состояние Ь, (фиг. 2),, К где — коэффициент деления дели2 телей 13 и 19.

После окончания такта „ (момент фиг. 2д) на первом выходе компаратора 20 формируется единица, на втором выходе — нуль (момент фиг. 2ж,з). Управляющий автомат 21 анализируя сигналы X„ X на своих

97

В этом состоянии управляющий автомат на втором выходе генерирует сигнал Y- который, проходя через открытый элемент И 17, замыкает ключ О.

Таким образом, на вход интегратора 14 прямого и обратного интегриро- вания в течение фиксированного ин-. тервала времени „ (в данном случае выбрано n = 4) поступает напряжение (-U ) с выхода инвертора 13 (моменты tz-t, фиг. 2д), причем время „ выбирают таким, чтобы напряжение U4 изменилось на величину, равную половине своего диапазона ° По окончании импульса с выхода формирователя 15 временных интервалов элемент И 17 оказывается заперт, а ключ 10 разомкнут, а на выходе интегратора 14 прямого и обратного интегрирования формируется напряжение U, (момент t>, фиг, 2д) 5 )45 необходимое для анализа знака результата интегрирования и формирования очередного разряда выходного кода (увы )

Передний фронт очередного импульса „< с выхода формирователя 15 временных интервалов (момент Ь, фиг.2е) пройдя через элемент ИЛИ 22 поступает на управляющий вход регистра 23, в результате чего его содержимое сдвигается влево на один разряд и в младший разряд записывается очередной разряд выходного кода с пятого выхода управляющего автомата 21. В течение такта „, на вход интегратора 14 прямого и обратного интегрирования через замкнутый ключ 1 0 поступает напряжение U,1 с выхода инвертора 13. Вариант ь„, выбирают вдвое меньше времени

По окончании такта „, (момент фиг.2д) на выходе интегратора 14 прямого и обратного интегрирования формируется напряжение

В С п- U>lz "n- т

1 где b „, = -sign(U,)

На первом и втором выходах компа ратора 20 формируются нулевые выход-. ные сигналы (момент и, фиг. 2ж,з), Управляюший-автомат 21 под действием сигналов Х, 2 на своих перс 2

1 вом и втором входах переходит в сос- тояние Ъ (фиг, 3), в результате чего на его первом выходе формируется сигнал 7, а на пятом выходе устанавливается логический нуль . Передний фронт очередного импульса с выхода формирователя 15 временных интервалов (момент, фиг. 2е) пройдя через элемент ИЛИ 22 поступает на управляющий вход регистра 23, в результате чего его содержимое сдвигается влево на один разряд, а в младший разряд записывается очередной разряд выходного кода с пятого выхода управляющего автомата 21 и т.д.

После окончания последнего такта (момент t„, фиг. 2е) напряжение на выходе интегратора 14 прямого и обратного интегрировання удовлетворяет условию

Г,д + Url2

22 " г 2

На втором выходе компаратора 20 формируется логическая единица (момент

6897 6

tl(, фиг. 23), в результате чего управляющий автомат 21 переходит в состояние Ь (фиг. 3) . При этом на четвертом и пятом выходах управляющего

5 автомата 21 появляются сигналы Y и 7,„, в результате чего в выходной регистр 23 записывается последний разряд выходного кода.

После этого управляющий автомат переходит в состояние Ъ (фиг, 3), в результате чего на его третьем выходе появляется сигнал У, . При этом сероc замыкаются ключи 8 и 11, шунтирующие интеграторы 12 и 14, а на интеграторах устанавливаются нулевые начальные условия.

После этого управляющий автомат возвращается в исходное состояние Ь (фиг.3) и готов к началу очередного преобразования.

Если условие (5) достигается по- . сле окончания такта ;, ) + i < n, то в очередной разряд выходного кода

25 записывается единица. Остальные

i-1 импульсов с выхода формирователя 15 временных интервалов, пройдя через элемент ИЛИ 22,своими передними фронтами вызывают сдвиг содер3р жимого регистра 23 íà i-1 разрядов влево и запись в них нулей.

В обоих случаях после последнего импульса с, управляющий автомат 2) находится в исходном состоянии, а в регистре 23 сдвига находится некоторый двоичный код.

Выходной двоичный код а; формируют по формальным правилам, представленным в таблице.

4р Таким образом, выходной двоичный код в регистре 23 пропорционален углу сдвига фаз между исследуемыми сигналами. Приняв К = 360, получим отсчет в градусах. Диапазон преобо

45 разования сдвига фаз 0-180

Однако в случае необходимости измерения в диапазоне 0-360 диапазон измерения может быть увеличен до о

0-360 путем интегрирования за це50 л и пер о Устройство преобразования угла сдвига фаз в код позволяет.расширить частотный диапазон исследуемых сигналов в несколько раэ по сравне55 нию с известными устройствами и уменьшить в 1,5 раза время преобразования, на фиксированной частоте.

Кроме того, предложенное устройство можно использовать в конвейер14

Правило Ъ; Знак U„, после окончания

0 +1

1 +1 или

1 — 1

2 +1 или

3 +1 или

0 0

0 ных вычислительных системах, так как выходной код формируется старшими разрядами вперед уже в процессе преобразования.

Применение устройства в многоканальных системах для автоматизации экспериментальных исследований даст значительный экономический эффект за счет сокращения сроков проведения опыта и уменьшения количества необходимых преобразователей.

Формула изобретения

Устройство для преобразования угла сдвига фаз в двоичный код, содержащее два параллельных канала, выполненных из последовательно соединенных входных блоков и формирователей, выходы которых соединены с входами

IK-триггера, выход формирователя первого канала соединен с управляющим входом первого ключа, выходом соединенного с входом интегратора полупериода, второй ключ, управляющий вход которого соединен с выходом IKтриггера, третий ключ, вход которого соединен с выходом первого ключа, а выход — с выходом интегратора полупериода, при этом вход интегратора прямого и обратного преобразования соединен с выходами четвертого и пятого ключей и входом шестого ключа, а выход — с выходами шестого ключа и входом компаратора, выходы которого соединены соответственно с первым и вторым входами управляющего автомата, при этом выход интегратора полупериода через инвертор соединен с входом пятого ключа, и элемент И, .о т л и ч а ю щ е е с я тем, что, с целью расширения частотного

56897 8 диапазона и уменьшения времени преобразования, в него введены одновибратор формирователь временных

5 интервалов длительности которых отФ носятся, как веса двоичных разрядов» второй элемент И,. элемент, ИЛИ, два делителя напряжения и регистр сдвига, при этом выход третьего ключа соеди- нен с входом четвертого ключа, выход формирователя первого канала соединен с входом одновибратора, формирователь временных интервалов выходом соединен с третьим входом управляющего автомата и первыми входами элемента ИЛИ и первого и второго элементов И, а входом — с четвертым входом управляющего автомата и выходом одновибратора, вторые входы первого и второго элементов .И соединены соответственно с первым и вторым выходами управляющего автомата, а выходы соединены соответственно с управляющими входами четвертого и пя25 того ключей, вход первого ключа соединен с клеммой эталонного напряжения К,U (К, 1), при этом вход второго ключа соединен с клеммой эталонг ного напряжения U, а выход соединен

g0 с входом интегратора прямого и обратного интегрирования, выход интегратора полупериода через первый дели" тель напряжения соединен с первым пороговым входом компаратора, второй

35 пороговый вход KGTopoI о через второй делитель напряжения соединен с выходом инвертора, причем третий выход управляющего автомата соединен с входами третьего и шестого ключей, чет4О вертый выход через элемент ИЛИ соединен с управляющим входом регистра сдвига, а пятый выход — с информационным входом регистра сдвига.

)456897

1456897

Составитель К. Катанова

Редактор В. Данко Техред Л.Олийнык Корректор В. Гирняк

Заказ 7548/44 Тираж 7ll Подписное

BHHHIIH .осударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г . Ужгород, ул . Проектная, 4