Устройство для управления обменом

 

Изобретение относится к области вычислительной техник-« и может быть использовано для сопряжения с абонентами . Целью изобретения является упрощение устройства. Устройство содержит блок 1 управления, асинхронный приемопередатчик 2, оперативную память 3, постоянную память 4, регистр 5 типа памяти, регистр 6 адреса , счетчик 7, дешифратор 8, группу элементов ИЛИ 9, элементы ИЛИ 10- 15, элементы И 16-18, формирователи 19, 20 импульсов, элемент 21 задержки , шину 22 адресов и данных. Изоб ретение позволяет в случае фатальной ситуации возврать устройство в исходное состояние и тем самьм исключать его зависание. 1 ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) csi) 4 (06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4171377/24-24 (22) 31.12,86 (46) 07.02.89. Бюл. 5 (71) Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации (72) Ю.К.Аласов, В.А.Вертлиб, Н,А.Зяблицева, Л.В.Кацова, С.Н.Ларкина, Р.М.Магомедов, М.Е.Сорочан и P.È.Øíåéäåð (53) 681.3(088.8) (56) Филиппычев С.А. и др. Применение однокристального процессора

К 1801 BMl в автономных системах сбора и обработки информации. — Микропроцессорные средства и системы, 1985, ¹ 1, с.51-57.

МикроЭВМ "Электроника НМС 111-00, 1". Формуляр 3069061 ФО, 1985. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ (57) Изобретение относится к области вычислительной техники и может быть использовано для сопряжения с абонентами. Целью изобретения является упрощение устройства. Устройство содержит блок 1 управления, асинхрон" ный приемопередатчик 2, оперативную память 3, постоянную память 4, регистр 5 типа памяти, регистр 6 адреса, счетчик 7, дешифратор 8, группу элементов ИЛИ 9, элементы ИЛИ 1015, элементы И 16-18, формирователи !

9, 20 импульсов, элемент 21 задержки, шину 22 адресов и данных. Изоб- с ретение позволяет в случае фатальной ситуации возврать устройство в исходное состояние и тем самым исключать его "зависание". 1 ил.

1456961

Изобретение относится к вычислительной технике н может быть использовано для сопряжения с абонентами.

Целью изобретения является упрощение устройства.5

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 управления, асинхронный приемопередатчик

2, оперативную память 3, постоянную память 4, регистр 5 типа памяти, регистр 6 адреса, .счетчик 7, дешифратор 8, группу элементов ИЛИ 9, элементы ИЛИ 10 — 15, элементы И 16—

18, формирователи 19 и 20 импульсов, элемент 21 задержки и шину 22 адресов и данных.

Устройство работает следующим образом. 2О

При включении питания сигнал частоты 50 Гц с соответствующего выхода приемопередатчика 2 поступает на счетный вход счетчика 7, поскольку в этот момент блок 1 не выдает сигнал пассивной синхронизации и с элемента ИЛИ 15 не постуцает сигнал на вход сброса счетчика 7, который дорабатывает до уставки и запускает формирователи 19 и 20 импульсов. Фор- 3О мирователь 19 вырабатывает сигнал признака выборки начального адреса, а формирователь 20 — сигнал выборки начального адреса, необходимые для запуска блока 1. Элемент 21 обеспечивает задержку подачи этих сигна55 лов друг относительно друга в соответсЧвии с требованиями на запуск блока l.

По заднему фронту сигнала признака выборки блок l вырабатывает сигналы выборки и ввода, поступающие с соответствующих выходов блока 1 на элемент И 17. Последний через группу элементов ИЛИ 9 и шину адресов и дан 45 ных подает адрес запуска на входы блока 1.

Этот адрес, являющийся адресом первой команды программы, хранящейся в памяти 4, затем выдает блок 1 с выходов на шину адресов и данных, сопровождая их сигналом активной синхронизации. Адрес поступает на регистры 5 и 6 и запоминается в них.

С выхода регистра 5 старшие разряды

15 адреса поступают на дешифратор 8 тина памяти, который через элемент

ИЛИ 11 или 12 разрешает работу этих памятей.. При обращении к памяти 4 1 с блока 1 поступает сигнал "Ввод, который открывает выходы памяти 4.

Адрес выбранной ячейки подается на адресные входы с регистра 6. Очередная,команда иэ памяти 4 поступает на шину адресов и данных.

Если дешифрована память 3, то с элемента ИЛИ 13 на элемент И 18 поступает логическая единица. На второй вход элемента И 18 поступает единица от элемента HJIH 14 при наличии сигнала "Ввод" или "Вывод" ° С выхода элемента И 18 сигнал выбора поступает на вход памяти 3. Характер обращения к памяти 3 (запись или чтение) -определяется наличием сигнала

"Вывод" на управляющем входе выбора режима ОЗУ. При наличии сигнала "Вывод" происходит запись информации, выставленной процессором на шину адpecos и данных. Адрес ячейки, в которую производится запись, подается на адресные входы памяти 3 с регистра 6.

При наличии сигнала "Ввод" сигнал на управляющем входе выбора режима отсутствует и происходит чтение ячейки памяти 3. При выборе существующей ячейки памяти 3 на входе элемента

И 16 появляется сигнал разрешения с выхода элемента HJIH 12. На другой вход элемента И !6 поступает сигнал с выхода элемента ИЛИ 14 при наличии сигнала "Ввод" или "Вывод". С выхода элемента И !6 передается сигнал пассивной синхронизации, который, пройдя через елемент ИЛИ 10, поступает на блок l и сбрасывает счетчик 7 через элемент ИЛИ 15.

Обмен информацией с абонентом может выполняться устройствам как по прерываниям, так и по признакам готовности (цепи прерывания не показаны). При работе по признакам готовности блок 1 разрешает последовательно чтение содержимого регистра состояния. Обращение к регистрам производится по старшим адресам адресного пространства устройства (адреса 160000-177776). По признакам регистров состояния определяется характер операции по обмену. Если необходимо прочитать данные нли содержимое регистров состояния, то выставляется сигнал "Ввод" и выполняется данная операция. При необходимости вывести данные или управляющую инз 14569 формацию на регистры абонента выставляется сигнал "Вывод" и производится указанная операция. При дешифрации адреса и наличии сигналов

"Ввод" или "Вывод абонент должен выработать сигнал пассивной синхронизации, который должен поступить от абонента в приемопередатчик 2 и через элемент ИЛИ 10 на блок 1, а через элемент ИЛИ 15 - на сброс счетчика 7.

Отсутствие сигнала пассивной синхронизации в течение длительного времени (несколько десятков миллисекунд) свидетельствует о "зависании" устройства иэ-за фатальной ситуации (двойная ошибка обращения к каналу, ошибка обращения к каналу при приеме вектора прерывания). В этом 2О случае счетчик 7 срабатывает и производит запуск блока 1 ° Отсутствие сигнала пассивной синхронизации при обращении по несуществующему адресу, например отключенного абонента, 25 не приводит к "зависанию". В этом случае через 64 такта частоты (10 мкс) происходит пререывание по вектору с адресом 4 и уход на программу обслуживания этой ситуации.

Устройство продолжает работу. формула изобретения

Устройство для управления обменом, содержащее блок управления, выход синхронизации которого соединен с выходом синхронизации устройства и входами синхронизации асинхронного приемопередатчика, регистра типа памяти 4р и регистра адреса, выход которого соединен с адресными входами постоянной памяти и оперативной памяти, выход которой и информационно-адресный выход постоянной памяти через шину адресов и данных соединены с входами-выходами адресов и данных устройства, блока управления и асинхронного приемопередатчика и информационными входами регистра типа памяти и регистра адреса, выход установки блока управления соединен с выходом установки устройства и входом установки асинхронного приемопередатчика, выход синхронизации приемника которого, вход синхронизации приемника устрой61 4 ства и выход первого элемента И соединены с входами первого элемента

HJIH, выход регистра типа памяти через дешифратор соединен с входами второго третьего и четвертого элементов ИЛИ, выход второго элемента ИЛИ соединен с разрешающим входом постоянной памяти, управляющий вход которой соединен с выходом сигнала ввода информации от источника блока управления, выходом ввода информации устройства, входом разрешения ввода асинхронного приемопередатчика и первыми входами второго элемента И и пятого элемента HJIH, выход сигнала вывода информации в источник блока управления соединен с входом разрешения вывода информации асинхронного приемопередатчика, управляющим входом ог.еративной памяти и вторым входом пятого элемента ИЛИ, выход которого соединен с первыми входами первого и третьего элементов

И, вторые входы которых соединены с выходами соответственно третьего и четвертого элементов ИЛИ, выход третьего элемента И соединен с разрешающим входом оперативной памяти, за" пускающий выход блока управления соединен с вторым входом второго элемента И, выход которого через элементы

ИЛИ группы соединен с шиной адресов и данных устройства, выход первого элемента ИЛИ соединен с входом синхронизации приемника блока управления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит счетчик, элемент ИЛИ, два формирователя импульсов и эле- мент задержки, причем выход перво"

ro элемента ИЛИ соединен с первым входом шестого элемента ИЛИ, выход которого соединен с входом сброса счетчика, счетный вход которого соединен с синхровыходом асинхронного приемопередатчика, выход счетчика соединен с входами первого и второго формирователей импульсов, выход первого формирователя импульсов соединен с входом блокировки блока управления и вторым входом шестого элемента ИЛИ, выход второго формирователя импульсов через элемент задержки соединен с входом установки в исходное состояние блока управления,