Устройство цифровой фильтрации

 

Изобретение относится к вычислительной технике ,в частности к устройствам цифровой фильтрации, основанным на методах свертки. Целью заявляемого технического решения является сокращение аппаратных затрат за счет одноканальной схемы обработки. Устройство содержит блок программного управления, выходной сумматор, первый и второй блоки памяти результатов преобразования, блок присвоения знака, блок памяти результатов умножения, блок приведения по модулю, умножитель, блок постоянной памяти, блоки прямого и обратного теоретико-числового преобразования, каждый из которых содержит входной регистр, входной сумматор, регистр, сумматор компонент, ключ, узел памяти, регистр компонент. Функционирование устройства основано на теоретико-числовом преобразовании фрагментов входной последовательности, последующей свертке преобразованного фрагмента со взвешивающими коэффициентами и, после обратного преобразования, суммировании перекрывающихся элементов. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4222104/24-24 (22) 06.04.87 (46) 30.04.89. Бюл. № 16 (72) Б.П.Курганов и В.В.Парфентьев (53) 681:32(088.8) (56) Авторское свидетельство СССР

¹ 1161954, кл. G 06 F 15/332, 1983.

Авторское свидетельство СССР

N - 1297073, кл. G 06 F 15/332, 1985.

3аявка Франции N - 2308144, кл. С 06 F 15/332, 1976. (54) УСТРОЙСТВО ЦИФРОВОЙ ФИЛЬТРАЦИИ (57) Изобретение относится к вычислительной технике, в частности к устройствам цифровой фильтрации, основанным на методах свертки. Целью заявляемого технического решения является сокращение аппаратных затрат за счет одноканальной схемы обработки. Устройство содержит блок

Изобретение относится к вычислительной технике, в частности к устройствам цифровой фильтрации.

Цель изобретения — сокращение аппаратных затрат за счет одноканальной схемы обработки входного сигнала.

На фиг. 1 представлена схема устройства; на фиг. 2 — схема блока управления.

Устройство содержит блок 1 программного управления, выходной. сумматор 2, информационный выход 3, умножитель 4, блок 5 постоянной памяти, седьмой и восьмой выходы 6 и 7 блока программного управления, блок 8

„„SU„„1476595 А1 (5и 4 Н 03 Н 17/04 G 06 F 15/353 программного управления, выходной сумматор, первый и второй блоки памяти результатов преобразования, блок присвоения знака, блок памяти результатов умножения, блок приведе" ния по модулю, умножитель, блок постоянной памяти, блоки прямого и обратного теоретико-числового преобразования, каждый иэ которых содержит входной регистр, входной сумматор, регистр, сумматор компонент, ключ, узел памяти, регистр компонент. Функционирование устройства основано на теоретико-числовом преобразовании фрагментов входной последовательности, последующей свертке преобразованного фрагмента со взвешивающими коэффициентами и после обратного преобразования суммировании перекрывающихся элементов.

2 ил. прямого теоретико-числового преобра- С5 зования (ТЧП), выходной сумматор 9 (,Д блока 8, сумматор 10 компонент бло- Я ка 8, регистр 11 блока 8, ключ 12 (д блока 8, узел 13 памяти блока 8, выходной регистр 14 блока 8, информа ционный вход 15, четвертый, пятый и шестой выходы 16-18 блока программного управления, третий выход 19 блока программного управления, блок

20 обратного ТЧП Фурье, содержащий входной. сумматор 21, регистр компонент 22, ключ 23, узел 24 памяти, регистр 25, одиннадцатый выход 26 блока программного управления, тринадцатый, четырнадцатый и пятнадца1476595 тый 27-29 выходы блока программного управления, двенадцатый выход 30 блока программного управления, регистр 31 компонент блока 20, входной регистр 32 блока 20, регистр компонент 33 блока 20, блок 34 приведения по модулю q блок 35 па мяти результатов умножения, первый и второй блоки 36, 37 памяти, блок

38 присвоения знака, демультиплексор 39, двадцать первый 40, двадцать третий 41, двадцать четвертый

42, двадцать шестой 43, двадцать восьмой 44, двадцать второй 45, двадцатый 46, десятый 47, семнадцатый 48, восемнадцатый 49, девятнад-.,— цатый 50, первый 51 второй 52. шестнадцатый 53 и девятый 54 выходы блока программного управления, выход 55 блока приведения по модулю и, выход 56 памяти результатов умножения, выход 57 блока определения действительного результата.

Блок программного управления содержит генератор тактовых ж1пульсов 58, первый элемент НЕ 59, первый счетчик 60 адресов, первую схему 61 сравнения, элемент ИЛИ 62, первый узел 63 постоянной памяти, Т-триггеры с первого по пятый 64-68, третий счетчик 69 адресов, НЯ-триггеры с шестого по девятый, соответственно» 70-73, второй и третий элементы НЕ 74 и 75, вторая схема сравнения 76, RS-триггеры с первого по шестой 77-82, второй счетчик 83 адресов, второй узел 84 постоянной памяти, четвертый и пятый элементы

НЕ 85 и 86, Т-триггеры с десятого по девятнадцатый 87-96.

Функционирование устройства цифровой фильтрации основано на свертке целочисленных дискретных сигналов х,„(т = 0,1,..., ) с взвешиваю-. щими коэффициентами )I p (р = 0„1,...., P-1) с использованием ТЧП по методу суммирования с перекрытием.

Устройство работает следующим образом.

Прямое ТЧП последовательности х„(n = 0,1,...,N-1) имеет вид

М-1

1,— ((2 х „ "))mod q, (1) где 1: = о,i,...,К вЂ” 1;

М вЂ” длина Т -)П» К = N.

Двойные скобки означают, что сумма должна быть вычислена по модулю

q (mod q).

Обратное преобразование определено следующим образом:

М-1 ((М .Е Х, Ы ))mod q» (2) Ipe а) 1 = (О ),...,М вЂ” )) б) М вЂ” должно иметь обратное М по модулю Ч и удовлетворять М«М

:- 1 mod q, c = 1 mod q.

Свойство цикличности свертки позволяет непосредственное вычисление М-точечной свертки заменить вычислением:

a) двух прямых ТЧП последовательностей х „ и )I p

))1 Н = ((Т 1 р)i (3) или

20 х = ((Т.х,)); Н ((i) . Н )) (3a) б) ) -покомпонентными умножениями в области преобразования у . ((х,.eH, )) в) одного обратного ТЧП (4) 40 М ъ()) + P — 1) (6) о

1)ри вычислении свертки посредством ТЧП все вычисления производятся над последовательностями целых чисел и результаты свертки получаются по mod q без ошибок округления. Однако. значение Ч должно гарантировать, что результаты у свертки последовательностей х „и h p

P — 1), вычисленной по mod q, и результаты свертки у этих же после довательностей согласно выражению (1) равны. B кольце целых чисел с операциями по mod q обычные целые числа могут быть представлены однозначно, если их абсолютное значение меньше q/2 и масштаб чисел последовательностей х „ и h р выбираются тау ((Т у,)) (5)

30 Матрицы Т и Т в выражениях (3)» (5) составлены из коэффициентов с "" ,г4 к и » взятьж по модулю q e

То обстоятельство, что свертка по методу суммирования с перекрытием требует выполнения (N + P — 1) то— чечной свертки, учитывается при выборе М и соответствующих ему q u в выражениях (1), (2), где М должно удовлетворять неравенству

1476595

/У„,/ никогда не

10

55 ким образом, чтобы превышало q/2.

Работа блоков устройства цифровой фильтрации по реализации функции свертки осуществляется следующим образом.

Входные отсчеты x m(m = 0,1,„...

), условно разделенные на секции х „; по N отсчетов, последовательно поступают в блок 8 прямого ТЧП, где из каждой секции входных отсчетов х „ (и = 0,1,...,N — 1) по мере их поступления формируется вектор х согласно выражению (1). С поступлением каждого нового отсчета входной последовательности х „ в блоке 8 прямого ТЧП каждый раз проводится вычисление всех слагаемых ((d" x„))mod q, соответствующих данному отсчету из выражения (3), и прибавление этих слагаемых к вычисленным ранее промежуточным значениям компонентов вектора х„. Вычисление слагаемых ((d x„))mod q от отсчета х „, фиксируемого во входном регистре 14, производится циклическим суммированием значения х „ и результата регистра 11 на сумматоре входного сигнала 9.

Прибавление слагаемых ((d х„))mod q к вычисленным ранее промежуточным значениям компонентов вектора х« и записанных в блок 13 памяти промежуточных значений осуществляется на сумматоре компонентов 10 с последующей записью сначала в регистр 31 компонентов, а затем в блок 13 памяти промежуточных значений. После получения n = N-го отсчета i-й секции х ь, каждый окончательно вычисленный компонент вектора х,, с соответствующим ему компонентом вектора Н » (За), считываемым из постоянной памяти коэффициентов фильтра 5, где хранятся результаты прямого преобразования последовательностей взвешивающих коэффициентов h р, умножаются на умножителе 4 согласно выражению (4) и результат умножения у,;, приведенный по модулю q в блоке 34 приведения числа по модулю о 34 записывается в блок 35 памяти результатов умножения, Когда блок прямого преобразования 8 начинает обработку (i + 1)-й секции входных отсчетов х „ из результатов умножения у ;, покомпонентно считываемых из блока 35 памяти результатов умножения в бло15

45 ке 20 обратного ТЧП, начинается формирование вектора обратного преобразования у согласно уравне-! нию (2) . С поступлением каждого нового компонента вектора у, в блоке

20 обратного ТЧП каждый раз производится вычисление всех слагаемых ((а ", у,))mod q, соответствующих данному компоненту у, из выражения (5), и прибавление этих слагаемых к вычисленным ранее промежуточным значениям компонентов вектора ур .

Вычисление слагаемых ((y«))mod q от компонента у, фиксируемого во входном регистре 32, производится циклическим суммированием значения у, и результата регистра 25 на сумК маторе 21. Прибавление слагаемых ((o(. Y, ))mod q к вычисленным ранее промежуточным значениям компонентов вектора у,, записанных в узле 24 памяти промежуточных значений, осуществляется на сумматоре компонентов 22 с последующей записью сначала в регистр 33 компонентов, а затем в узел 24 памяти промежуточных значений, После получения k=K-го компонента вектора у «, и его обработки в блоке обратного ТЧП 20 каждый окончательно вычисленный компонент вектора у ; с выхода регистра компонентов 33 через блок присвоения знака свертки 38, приводящий результаты свертки по mod q последовательностей х,, n h р к результа-. там обычной свертки и коммутатор 39, записывается в первый блок 36 памяти. После записи в блок 36 памяти последнего компонента вектора у ;, 1 являющегося результатом свертки последовательностей х „; и h р, в блоке

20 обратного ТЧП начинается формирование вектора у, <,, из компонен-! тов вектора у,„, .

Результать. у „,;,, обратного преобразования вектора у,,„ через блок 36 присвоения знака свертки и коммутатор 39 записываются во второй блок 37 памяти.

Выходной сумматор 2 предназначен для суммирования перекрывающихся компонентов векторов у р; и у < считываемых из блоков 36 и 37 памяти

Управление работой всех блоков устройства цифровой фильтрации ocy\ ществляет блок 1 управления.

1476595

Более детально работа устройства цифровой фильтрации рассматрива ется на конкретном примере выполнения свертки последовательностей (»о — 0 1,... ) и Ь р (р-0,1..., P-1) с использованием ТЧП по mod 7 с a = 3, М = б. Длина свертки (N + P — 1) выбирается равной длине

ТЧП при N = 4 и P = 3.

Далее примем, что (k = 1,2,..., K; n = 1 2 3 4; 1 = 1 у2 ° се,M) (9) Тогда выражение (1) принимает следующий вид: х {(Е х „I" ñ})mod 7 (7) h=i и определяется по следующим уравнениям х =((3х, +3 хг+3 хз+3 x ))mod 7; хг=((3 х,+3 хг+3 х +3 xq))mod 7; х =((3 х,+3 х +3 х +3 xq))mod 7;

x4=((3 х,+3 хг+3 хз+3 x ))mod 7; ((М Н„)) 7 =

Н

Н

2 ((6 (3 h, + ? Ь г+ 6h > ))) mo d 7; ((6(2Ь,+ 4Ьг+ Ьз))); ((6(6h,+ h + бпз))) ((6(4h,+ 21 + 1 з})); ((6(5h„+ 4h + 6h,))); ((6(h + 1 г+ 1 з))) ((М ((М н))

Нз))— (10) ((M Н ) ) ((М " Нз)) ((М Н)) где ((M ) }mod 7 = 6.

Обратное преобразование вектора Y Н Э Х„, соответствующее прямому преобразованию (7) с учетом уравнений (10), имеет вид

40 ниям .

+ 2 г + чз + 4Y + ?Y + Y< ))mod 7;

+ г+ бYз+ (+ 6 +v< ));

+ 4v +Yз + 2» + 4» + ь));

+?Y2+ 6Y + 4V, + 5»з +Чь))9 у = ((4 f

y, = ((б V, (12) y, = ((2 », у„= ((3 Y уз ((Y, + »г + (з+ »4+ + Yь)) уь = ((5 », + 4 (+ б»з+ 2Y + 3 »з +Ya)) °

Формирование вектора прямого преобразования х к из последовательности х „ выполняется в блоке 8 прямого ТЧП согласно уравнениям (9). н = з

Н

4 ф

Н

Н ь х =((3 х1+3 хг+3 х +3 х4))то»1 7 хь =((3 х,+3 хг+3 х,+3 x ))mod 7, (8) 5

Если коэффициенты при х „ в системе уравнений (8) определить по

mod 7, то выражение (1) можно записать в следующем виде

10 х,=((3х, +2х +бхз+4х ))то»1 7; хг=((2х,+4х +х +2х,))mod 7; хз=((бх +х г+бхз+x ) )mod 7

15 х, =((4х„+2х +х,+4х ))то»1 7; х,=((5x +4х +бхз +2х,))mod 7; хь— - ((х, +х +х +х ))то»1 7.

Для того, чтобы исключить операцию умножения на коэффициент М в выражении (2) при обратном преобразовании, результаты прямого преобразования последовательности hI, которые необходимо записать в постоянную память коэффициентов фильтра 9, вычисляются по следующим уравнениям м

yI ((Е Y .g I ))mod 7 (ll) к= о и описывается по следующим уравне55

Формирование вектора обратного преобразования y из компонентов вектора у „ 20 обратного ТЧП согласно уравнениям (!3).

Отсчеты х и h перед выполнени-11 Р ем прямого преобразования представляются в обратных кодах. В дальнейшем при выполнении прямого и обратного преобразования, умножения все операции над числами выполняются без учета знака разряда, вследствие чего результаты свертки посредством ТЧП по mod 7 всегда положительные.

В общем случае блок 38 присвоения знака результата свертки из результатов свертки, вычисленных посредством ТЧП по mod 7, где q ф 2 †), целое положительное число может быть построено на сумматоре с использованием схем анализа величины результатов свертки„

Входной отсчет х, секции х „ . стробирующим импульсом с первого выхода 51 блока 1, одновременно обнуляюц1им регистр 11, записывается в регистр 14, суммируется на сумматоре 9 с нулем, стробирующим импульсом с второго выхода 52 блока 1 записывается в.регистр 11, суммируется на сумматоре 10 с нулем, так как ключ 12 до поступления второго отсчета последовательности х „ на вход блока 8 закрыт сигналом с третьего выхода 19, блока 1 затем стробом с шестнадцатого выхода 53 блока 1 записывается в регистр 31. Число, зафиксированное в регистре 31, представляющее промежуточное значение IIO mod 7 компонента х вектора прямого преобразования х . от отсчета х, (9) записывается в блок 13 памяти компонент подачей адреса с четвертого выхода 16, команды "Запись" с пятого выхода 17, строба

"Выборка" с шестого выхода 18 блока l.

В результате суммирования значений на выходе регистра 14 и регистра 11 на выходе сумматора 9 стоит число 2х, по mod 7. Подачей стробирующего импульса с второго выхода

52 блока 1 число ((2x ))mod 7 записывается в регистр 11, суммируется на сумматоре 10 с нулем, фиксируется в регистре 31, и как промежуточное значение компонента ((Х )) вектора прямого преобразования х . от отсчета х записывается в блок 13 памяти

1 компонент

Подачей следующего стробирующего импульса с второго выхода 52 бло476595

10 ка 1 в регистр )l записывается число ((Зх,))mod 7, которое суммируется на сумматоре 10 с нулем, фиксируется в регистре 31, и как промежуточное значение компонента ((х,)) (9) вектора прямого преобразования х р записывается в блок 13 памяти компонент, I

10 Вычисляемые таким образом промежуточные значения компонентов ((х ° )), ((х )), ((х )) вектора прямого преобразования х от отсчета х, также записываются в блок 13 памяти ком15 понент.

Входной отсчет х стробирующим импульсом с первого выхода 51 блока 1, одновременно обнуляющим регистр 11, записывается в регистр 14, 20 суммируется на сумматоре 9 с нулем с выхода регистра 11, стробирующим импульсом с двадцать четвертого выхода 52 блока 1 записывается в регистр 11. Согласно уравнениям (9)

25 число х ° необходимо просуммировать с промежуточными значениями компонентов х и х . вектора прямого преобразования. Для этого, сигналом с третьего выхода 19 блока 1 открываЗ0 ется ключ 12, подачей адреса с четвертого выхода )6, команды "Считывание" с пятого выхода 17, строба выборки с шестого выхода 18 блока 1 на блок 13 памяти компонент, с него считывается промежуточное значение компонента ((x<)) на второй вход сумматора 10. Результат суммирования ((х „+ х„)) записывается в регистр 31 стробом с шестнадцатого вы40 хода 53 блока а затем по тому же адресу, изменив команду 1 Считывание11 на "Запись" на пятом выходе 17 блока 1, стробом выборки с шестого выхода 18 блока 1 промежуточный компо45 нент ((x<)) от отсчетов х, и х записывается в блок памяти компонентов вектора 7, Для того чтобы число х, сложить с промежуточным значением компонен5р та х,» 3 блока )3 памятл ко понент считывается число ((x>)) на второй вход сумматора 31, а результат суммирования как промежуточное значение компонента ((хл))=((6х,+х )) записывается по тому же адресу обрат1но в блок 13 памяти компонент, Дальнейшая последовательность функционирования блока 8 по формированию вектора прямого преобразо1476595

12 вания х, согласно уравнениям (9) аналогична приведенному.

После поступления последнего отсчета х „ последовательности в блок 8 начинается вычисление окончательных результатов компонент вектора прямого преобразования х с выхода регистра 31 и соответств.ющий компоненту х компонент вектора Н„, считанный из блока 5 постоянной памяти стробом цыборки с восьмого выхода 7 и по адресу с седьмого выхода 6 блока 1 подаются на соответствующие входы умножителя 4 и, стробом с девятого выхода 54 блока 1, записывается в его входные регистры. Результаты умножения, приведенные по модулю 7 (mod 7) в блоке приведения числа по mod 7 34 записываются в блок 35 памяти результатов умножения стробами выборки с восемнадцатого выхода 49 по адресу с девятнадцатого выхода 50 и команде "Запись" с семнадцатого выхода 48 блока 1.

Когда в блоке прямого преобразования 8 начинается формирование следующего вектора х ; „ от следующей секции входных отсчетов х ;„, в блоке 20 начинается формирование вектора у, из компонентов вектора

У, считываемых из блока 35 памяти

)t результатов умножения.

Функциональные схемы блока 20 и блоков 8 идентичны. Последовательность работы элементов блока 20 по

< формированию вектора обратного .преобразования согласно уравнениям (12) такая же, как и в блоке 8.

Запись в регистр 32 и обнуление регистра 25 осуществляется стробирующим импульсом с десятого выхода 47 блока 1, запись в регистр 25 осуществляется стробом.с одиннадцатого выхода 26 блока 1, управление ключом 23 осуществляется с двенадцатого выхода 30 блока 1, запись в регистр 33 осуществляется стробом с двадцатого выхода 46 блока 1, запись в блок 24 памяти компонент и считывание из нее осуществляется стробами выборки с пятнадцатого выхода 29 по адресам с тринадцатого выхода 27 и командам "Запись" и

"Считывание" с четырнадцатого выхода 28 блока 1.

После поступления последнего компонента вектора у к; в регистр 33 в блоке 20 начинается вычисление

55 окончательных результатов компонентов вектора обратного преобразования у ;. Каждый окончательный вычисленный компонент вектора у с вые, хода регистра 33 проходит через блок присвоения знака результата 38 и демультиплексор 39 и записывается в первый блок 35 памяти стробами выборки с двадцать третьего выхода 41 по адресу с двадцать первого выхода 40 и команде "Запись" с двадцать второго выхода 45 блока 1 управления.

При наличии сигнала, соответствующего команде "Запись" или "Считывание" на двадцать втором выходе 45 блока 1, информация с входа демультиплексора 39 подключается к входным шинам соответствующего блока 36 или 37 памяти.

После записи последнего компонента вектора у е . с выхода регистра ,1

33 блок 36 памяти результатов преобразования в блоке 20 начинается формирование следующего вектора у ;„, результирующие значения компонент которого должны быть записаны в блок 37 памяти стробами выборки с двадцать шестого выхода 43 по адресу двадцать четвертого выхода

42 и команда "Запись" с двадцать пятого выхода 44 блока 1.

В данном устройстве цифровой фильтрации для свертки последовательностей х,„(m = 0,1,..., ) и h,(р =

= 0,1,...,P — 1) применен метод суммирования с перекрытием, вследствие чего последовательность х условно разделяется на секции х„.(n = 0,1, ...,N — 1), каждая секция сворачивается с последовательностью п е, а перекрывающиеся отсчеты свертки у (, с двумя соседними свертками у

1- и у Е;,„ складываются, При М = 4 и Р = 3 перекрываются два парных и два последних компонента (отсчета) свертки у е, с двумя соседними свертками у е;, и

1 у е,; „. П ер е крыв ающиес я о т сче ты считываются на входы выходного сумматора 2 из блоков 36 и 37 одновременно.

Блок 1 управления для устройства цифровой фильтрации, основанной на свертке секций входной последовательности х „ с коэффициентами фильтра

h p с использованием ТЧП no mod 7, выполнен как программное устройство

1476595

45 и построен»а постоянных запоминающих устройствах, Генератор 58 вырабатывает тактовые импульсы„ Счетчики 60 и 83 адресов обеспечивают адресами постоян5 ные запоминающие устройства 63 и 84 соответственно. К выходам счетчика .адресов 69 подключены десятая, одиннадцатая выходные шины 92 и 94 блока управления. Счетные Т-триггеры предназначены для формирования импульсов нужной длительности. RS-триггеры предназначены для запоминания адресов. Счетчик адресов 69 обнуляется сигналом с 23-ro вывода ПЗУ 63, Последовательность микрокоманд, необходимых для управления устройством цифровой фильтрации, записана в ПЗУ 59,69 и приведена соответствен- 2О но в табл. 1,2, в табл, 1,2 отсутствие данных означает наличие логического "0" в ПЗУ 63,84.

В табл. 1 и 2 приведены микрокоманды по задействованным адресам. 25

Число команд в ПЗУ 63 И 84 составляет соответственно 344 и 688.

Блок управления работает следующим образом.

Сигналом "Пуск" для блока управления, как и для всего устройства цифровой фильтрации, является подключение питания ко всем функциональным элементам, Генератор 58 начинает вырабатывать тактовые импуль35 сы, поступающие на счетчики 60 и 83 адресов и через элемент НЕ 59 на входы выборки узлов 63 И 84. С выхода счетчика 60 и 83 адресов поступают адреса на адресные шины узлов 63 4О

И 84, а сигналами с элемента НЕ 59 на входы выборки узлов 63 И 84 считыванием из них микрокоманды.

Как только на выходе счетчика адресов 60 устанавливается значение числа, равное "344", схема 61 сравнения вырабатывает импульс, который через элемент ИЛИ 62 поступает на вход "Уст. 0" счетчика адреса 60 и сбрасывает его в ноль. Если на выходах счетчика адресов 83 устанавливается число "688", срабатывают обе схемы сравнения 61 и 76, сигналы которых обнуляют оба счетчика адресов 60 и 83.

Элемент ИЛИ 62 предназначен для упорядочения выдачи микрокоманд и9 постоянных запоминающих устройств

63 И 84, так как после подключения к устройству цифровой фильтрапии счетчики адресов 60 и 83 могут устанавливаться в любое состояние. Сигнал схемы сравнения 76 обнуляет оба счетчика адресов 60 и 83., Формула изобретения

Устройство цифровой фильтрации, содержащее блок программного управления, выходной сумматор, блок прямого теоретик:о-числового преобразования, содержащий входной. регистр, входной сумматор, регистр, сумматор компонент, ключ, узел памяти, блок умножителя, постоянную память, блок обратного теоретико-числового преобразования, содержащий входной сумматор, регистр, сумматор компонент, ключ, узел памяти, причем выход выходного сумматора соединен с выходом устройства, информационный вход входного регистра блока прямого теоретико-числового преобразования соединен с входом устройства, первый выход блока программного управления соединен с входами записи входного регистра и регистра блока прямого теоретико-числового преобразования, выход которого соединен с первым входом входного сумматора блока прямого теоретико-числового преобразования, выход которого соединен с информационным входом регистра блока прямого теоретико-числового преобразования, второй выход блока программного управления соединен с входом обнуления регистра блока прямого теоретико-числового преобразования, выход которого соединен с вторым входом входного сумматора блока прямого теоретико-числового преобразования и первым входом сумматора компонент блока прямого теоретико †числово преобразования, второй вход которого соединен с выходом ключа блока прямого теоретико-числового преобразования, управляющий вход которого соединен с третьим выходом блока программного управления, четвертьп, пятый и.шестой выходы которого соединены соответственно с входами адреса записисчитывания и выборки узла памяти компонент, блока прямого теоретикочислового преобразования, выход которого соединен с информационным входом ключа блока прямого теорети)476595

16 ко-числового преобразования, седьмой и восьмой выходы блока программного управления соединены соответственно с входами адреса и выборки постоянной памяти, выход которой соединен с вторым информационным входом умножителя, стробирующий вход которого соединен с девятым выходом блока программного управления, десятый выход которого соединен с входам записи регистра блока обратного теоретико-числового преобразования, выход которого соединен с первым входом сумматора компонент блока обратного теоретикочислового преобразования и первым входом сумматора входного сигнала блока обратного теоретико-числового преобразования, выход которого соединен с информационным входом регистра блока обратного теоретико-числового преобразования, вход обнуления соединен с одиннадцатым выходом блока программного управления, двенадцатый выход которого соединен с управляющим входом ключа блока обратного теоретико-числового преобразования, вь|ход которого соединен с вторым входом сумматора компонент блока обратного теоретикочислового преобразования, тринадцатый, четырнадцатый и пятнадцатый выхода блока программного управления соединены соответственно с входами адреса записи-считывания и выборки узла памяти компонент блока обратного теоретико-числового преобразования, выход которого соединен с информационным входом ключа блока обратного теоретико-числового преобразования, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратных затрат, устройство содержит первый и второй блоки памяти, демультиплексор, блок присвоения знака, блок памяти результатов умножения, блок приведения по модулю q блок обратного теоретико-числового преобразования дополнительно содержит регистр компонент и входной регистр, а блок прямого теоретико-числового преобразования дополнительно содержит регистр компонент, информационный вход которого соединен с выходом сумматора компонент блока прямого теоретико-числового преобразования, вход записи регистра компонент блока прямого теоретико-число5

55 ного преобразования соединен с шестнадцатым выходом блока программного управления, выход регистра компонент блока прямого теоретико-числового преобразования соединен с первым информационным входом умножителя, выход которого соединен с входом блока приведения результата по модулю q, выход которого соединен с информационным входом блока памяти результата умножения, входы записьсчитывание адреса и выборки которого соединены соответственно с семнадцатым, восемнадцатым и девятнадцатым выходами блока программного управления, выход блока памяти результатов умножения соединен с информационным входом входного регистра блока обратного теоретико-числового преобразования, вход записи которого соединен с десятым выходом блока программного управления, выход входного регистра блока обратного теоретико-числового преобразования соединен с вторым входом входного сумматора блока обратного теоретико-числового преобразования, информационный вход регистра компонент блока обратного теоретико-числового преобразования соединен с выходом сумматора компонент блока обратного теоретико-числового преобразования, вход записи регистра компонент блока обратного теоретико-числового преобразования соединен с двадцатым выходом блока программного управления, выход регистра компонент блока обратного теоретикочислового преобразования соединен с информационным выходом памяти компонент блока обратного теоретико-числового преобразования и входом блока присвоения знака, выход которого соединен с информационным входом демультиплексора, первый выход которого соединен с информационным входом первого блока памяти, входы адреса записи-считывания и выборки которого соединены соответственно с двадцать г ервого по двадцать третий выходами блока программного управления, выходы которого с двадцать четвертого по двадцать шестой соединены с входами соответственно адреса записи-считывания и выборки .второго блока памяти, информационный вход которого соединен с вторым выходом демультиплексора, управляющий вход которого соединен с двадцать вторым

1476595!

l7 выходом блока программного управления, первый и второй входы сумматоТаблица l

6 7 8 12 ll

Номер п/и

IО 14

1 1

0 С 0 1

О О О 1

0 0 0 1

0 О О 1

0 0 0 1

О О О 1

0 0 0

0 0 О 1

0 1 0

О 0 0 1

0 1 0

0 0 0 1

0 I 0 1

О 1 1

0 1 1 1

0 1 1 1

1 0 0 1

1 О 0 1

1 0 0 1

1 О 0 1

1 О 1 1

1 0 1 1

0 I 1

1 О 1

2

4

6

8

11

12

13

14

16

17

18

19

21

22

23

24

26

27

28

29

31

32 .33

34

35 ,36

37

38

39

41

42

43

44

46

47

0 231 2 3 4 5

% ра соединены соответственно с выходами первого и второго блоков памяти.13 15 17 16 18 19 20 ?! ?? 9

1476595

19

6 7

16 18

11 13

19

21 ?2

14

86

87

88

89

91

92

93

94

96

97

98

99 .100

Но- О 23 1 иер и/и

49

51

52

53

54 : 56

57

58

59

61

62

63

64

66

67

68

69

71

7Z

73

74

76

77

78

79

81

82

83

О О О 1

О О О 1

1 О 1 1

Продолжение табл. 1

1 0 0 1 1

О О 1 1

0 0 1 1

О 1 1 1

1 О 1 1

1 О 1 1

1476595

22 t

-I l

J ) o)ia

8 l2

13 15

18

1 0 1 1

О 0 О 1

1 0 О 1

1 О 0 1

О 0 1

1 0 О l

1 О 1 1

0 1 О 1

1 0 0 1

101

102

103

104

106

107

108

109

111

112

113

114

116

117

118

I19

121

122

123

124

126

)27

128

129

131

132

133

134

136

137

138

139

141

142

143

144

146

147

148

)ч9

151

152

0 1 0 1

0 1 0 1

0 1 1 1

О 1 1 1

О О 1 1

О О 1 1

Продолжение табл, !

О О О 1

О 1 О 1

О 0 О 1

О 1 О 1

0 О 1 1

О О 1 1

1476595

16 18

4 5 6

2 3

23 1

13 15 17

Но?О

??

9 10

14 мер и/и

О О О

О О

1 О 1 1!

53

154

156

157

158

159

161

162

163

164

166

167

168

169

171

172

173

174

176

177

178

179

181

182

183 . 184

186

187

188

189

191

192

193

194

196

197

198

199

201

202

203

О О О 1

О О 1 1

О 1 1 1

О 1 1 1

Продолжение табл. 1

1 0 0 1

1 О О 1

О О О 1

0 О О 1

О 1 1 1

О 1 1 1

l О 1 1.

О О 1 1

О О l l

О О О 1

25

1476595

Но- О

2 3

6 7 8

l3

17 16

19

20 21 22

10 14 мер п/п

0 1 1

1 1 О 1

О 1 О

1 О l

О О 1

1 О 1

1 О О 1

251

232

253

254

255

1 О О l

204

206

207

208

209

211

212

213

214

216

217

218

219

221

222

223

224

226

227

228

229

231

232

233

234

236

237

238

239

241

242

243

244

246

247

248

249

250

1 О О l

1 О 1 1

Продолжение табл. 1

О О О 1

0 1 1 1

1 О О 1

1 О О 1

1 О 1 1 1

О 1 1 1

О 1 1 1

1476595

15 17

8 12

16

18

2!

9 10 14 мер п/и

256

О 1 О

281

282

283

284

286

287

288

1 О 1 1

00000

289

291

292

293

О 1 О

1 О 1

О О О

О О 1

О 1 1

257

258

259

261

262

263

264

266

267.

268

269

271

272

273

274

276

277

278

279

294

296

297

298

299

301

302

303

304

306

307

308

28

Продолжение табл, 1

0 О 1 1

0 О 1 1

О О О 1

О О О 1

О 1 О 1 зо

1476595

Но- О в

11 )3

15

21 го

22 9 10

14 мер и/и о о о о

О 1 О о о о

336

337

ЗЗ8

339

341

342

343

344

283

284

50 286

289

293

297

302

309

З1З

319 о о о о о о о о о

1 ооо о о

ОО1 О

О1О О о

O11 O о

1ОО О о о о

1 о

21 101

1O7 - OOO о о о о о о о о о о о о

111

193

197

1279

309

З1О

311

312

313

314

316

317 318

319

З2О

321

322 згз

324

326

327

328

329 ззо

331

332 ззз

334

1 2 3 4

Таблица2

О Î O1O О О о о

О О 1ОО О О о о

О О ОО1 О О о о о

О О Oll О О

Продолжение табл, ) ! 476595

32

Продолжение табл 2

Продолжение табл.2

3 4 5 б

4В!

Риг t

Составитель Ю, Ланцов

Техред А.КравчУк Корректор N. Максимишинец

Редактор N. Недолуженко

Заказ 2167!56 Тираж 885 Подписное

ВНЯИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, K-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент"., г. Ужгород, ул. Гагарина,101

329

333 1О!

337

343

365 010

369

451 100

537 001

541

623 Oll

624

628

630

О 1

О О

О ! О

О 0

О 1

О О

О 1

О 0

О 1

О 0

О

О О

О О

О О

О О

О О

О О

101 О О

О 1

000 О О

О

О О

00 О

О 0

О О

1 О

ООО О О

633

637

641

649

653

657

673

677

681

686

О О О 1

О О 001 О О

О 0 О 1

0 0 Ol0 О 0

О О 0 1

0 О 011 О 0

0 О О 1

О О 100 О О

О О О 1

О О 101 О О

О О О 1

О О 1 О