Умножитель частоты
Изобретение относится к радиотехнике и связи. Цель изобретения - обеспечение оперативного изменения коэффициента умножения частоты в широком диапазоне частот входного сигнала. Умножитель частоты содержит триггеры 1 и 2, блок интегрирования 3, формирователь 4 пилообразного напряжения, управляемый источник 5 опорного напряжения, компаратор 6, операционный усилитель 7, D-триггер 8, счетчик 9, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 10, блок сравнения 11 кодов и ЦАП 12 и 13. Формирование импульсов требуемой частоты и скважности осуществляется триггерами 1 и 2 и эл-том ИСКЛЮЧАЮЩЕЕ ИЛИ 10 из входного сигнала и выходной импульсной последовательности компаратора 6. При этом коэф. умножения определяется только величиной значения двоичного кода на информационном входе ЦАП 12, что позволяет обеспечить оперативное изменение коэф. умножения с минимальной дискретностью в процессе работы при непрерывном изменении умножаемой частоты. Дополнительное увеличение коэф. умножения осуществляется путем увеличения разрядности счетчика 9 и ЦАП 13. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU„„1494201 (51)4 Н 03 В 19 00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
flPH ГКНТ СССР (21) 4319644/24-09 (22) 21.10.87 (46) 15.07.89. Бюл. ¹ 26 (72) А.В. Ермакович и А.И. Щелканс в (53) 621.374 .4(088.8) (56) Авторское свидетельство СССР № 1061238, кл. Н 03 В 19/10, 1983.
Авторское свидетельство СССР № 987622, кл. С 06 F 7/68, 1983. (54) УИНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиотехнике и связи. Цель изобретения обеспечение оперативного изменения коэф. умножения частоты в широком диапазоне частот входного сигнала.
Умножитель частоты содержит триггеры
1 и 2, блок интегрирования 3, формирователь 4 пилообразного напряжения, управляемый источник 5 опорного напряжения, компаратор 6, операцион1
2 ный усилитель 7, D-триггер 8, счетчик 9, эл — т ИСКЛЮЧАЮЦЕЕ ИЛИ 10, блок сравнения 11 кодов и ЦАП 12 и 13.
Формирование импульсов требуемой частоты и скважности осуществляется триггерами 1 и 2 и эл-том ИСКЛЮЧАЮЩЕЕ ИЛИ 10 из входного сигнала и выходной импульсной последовательности компаратора 6. При этом коэф. умножения определяется только величиной значения двоичного кода на информационном входе ЦАП 12, что позволяет обеспечить оперативное изменение коэф. Умножения с минимальной дискретностью в процессе работы при непрерывном изменении умножаемой частоты. Дополнительное увеличение ® коэф. умножения осуществляется путем увеличения разрядности счетчика 9 и ЦАП 13. 2 ил.
dUg= kg N
N к-1
U U
N к
NK 1
U=U =U
7. б
3 1494201
Изобретение относится к радиотехнике и связи и может быть использовано в вычислительной технике и автоматике.
Цель изобретения — обеспечение оперативного изменения коэффициента умножения частоты в широком диапазоне частот входного сигнала.
На фиг. 1 представлена структурная электрическая схема умножителя частоты; на фиг. 2 — временные диаграммы, поясняющие его работу.
Умножитель частоты содержит первый 1 и второй 2 триггеры, блок 3 интегрирования, формирователь 4 пилообразного напряжения, управляемый источник 5 опорного напряжения, компаратор 6, операционный усилитель 7, D-триггер 8, счетчик 9, элемент 20
ИСКЛЮЧАЮЩЕЕ ИЛИ 10, блок 11 сравнения кодов и первый 12 и второй 13 цифроаналоговые преобразователи.
Умножитель частоты работает следующим образом. 25
Последовательность прямоугольных импульсов со скважностью равной двум поступает на вход блока 3, на установочный вход D-триггера 8 и на первый вход формирователя 4, на второй вход которого поступает сигнал с выхода блока 3 ° Пилообразное напряжение с. выхода формирователя 4 поступает на первый вход компаратора 6 и на управляющий вход управляемого источника 5.
Кф Nm
Ц m U . — м U — — °
1 2 О к
При каждом равенстве напряжений на первом и втором входах компаратора 6 последний срабатывает, в результате чего значение двоичного кода на выходе счетчика 9 увеличивается на единицу, а напряжение на выходе второго цифроаналогового преобразователя 13 возрастает на величину
Как только выполнится равенство
N = N -1 что соответствует достижению значения напряжения на втором входе компаратора 6 на выходе блока сравнения 11 устанавливается "1", запрещая дальнейшее изменение состояний счетчика 9 по сигналу на его счетном входе.
При достижении пилообразным напряжением U на первом входе компаратора
6 значения
Выходное напряжение Uo управляе" мого ис" очника 5 поступает на инвертирующи вход операционного усилите40 ля 7, на выходе котброго формируется выходное напряжение U, зависящее от значения U и от значения двоичо ного кодз Nк на информационном входе первого цифроаналогового преобразователя 12.
U о 1 к где n — число разрядов преобраэова50 ния цифроаналоговых преобразователей 12 и 13.
Напряжение U, формируемое на выходе второго цифроаналогового преобразователя 13 и определяемое значением Б на его опорном входе и
1 значением двоичного кода N на выходе счетчика 9, поступает на второй вход компаратора 6. по фронту выходного сигнала компаратора 6 "1" (с выхода блока сравнения 11) переписывается в D-триггер 8, устанавливая счетчик 9 в исходное состояние, что приводит к установлению на выходе блока 11 сравнения "0", а напряжение на выходе второго цифроаналогового преобразователя 13 принимает значение
U = U
ы к
С приходом очередного импульса умножаемой частоты D-триггер 8 устанавливается в исходное .состояние, снова разрешая работу всего умножителя частоты в целом.
Формирование импульсов требуемой частоты и требуемой скважности осуществляется триггерами 1 и 2 и элементом 10 из входного сигнала и выходной импульсной последовательности компаратора 6 согласно приведенным
5 14 на фиг. 2 временным диаграммам, где представлены входной сигнал умножителя частоты (фиг. 2а), выходной сиг нал первого триггера 1 (фиг. 26), выходной сигнал блока 3 (фиг ° 2в), сигналы на первом и втором входах компаратора 6 (фиг. 2г), сигнал на выходе компаратора 6 (фиг. 2л), сигналы на выходах первого, второго и третьего разрядов счетчика 9 (фиг. 2е,ж,з), сигнал на выходе блока сравнения !1 (фиг. 2и), сигнал на выходе D-триггера 8 (фиг. 2к), сигнал на выходе второго триггера (фиг. 2л), сигнал на выходе умножителя частоты (фиг, 2м).
Частота следования импульсов на выходе элемента 10
94201
10
15 чения оперативного изменения коэффициента умножения частоты в широком диапазоне частот входного сигнала, введены последовательно соединенные счетчик, блок сравнения кодов и
D-триггер, второй триггер, элемент
ИСКЛЮЧА10ЩЕЕ ИЛИ, формирователь пилообразного напряжения, первый и второй цифроаналоговые преобразователи и операционный усилитель, выход которого соединен с опорными входами первого и второго цифроаналоговых преобразователей, выход управляемого источника опорного напряжения соединен с выходом первого цифроаналогового преобразователя и с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с
f âх в|и где f „— частота входного сигнала.
Таким образом, коэффициент умножения определяется только величиной
Ик, что позволяет обеспечить оперативное изменение коэфрициента умножения с минимальной дискретностью в процессе его работы рп непрерывном изменении умножаемой частоты.
Дополнительное увеличение коэффициента умножения умножителя частоты осуществляется путем увеличения разрядности счетчика 9 и второго цифроаналогового преобразователя 13. формула изобретения
Умножитель частоты, содержащий блок интегрирования, компаратор, управляемый источник опорного напряжения и первый триггер, причем счетный вход первого триггера соединен с входом блока интегрирования, а первый вход компаратора †. с управляющим входом управляемого источника опорного напряжения, о т л и ч а юшийся тем, что, с целью обеспе25
45 общей шиной, выход счетчика соединен с информационным входом второго цифроаналогового преобразователя, выход которого соединен с вторым входом компаратора, установочный вход D-триггера соединен с входом блока интегрирования и с первым входом формирователя пилообразного напряжения, второй вход которого соединен с выходом блока интегрирования, выход формирователя пилообразного напряжения соединен с первым входом компаратора, выход которого соединен со счетными входами второго триггера, счетчика и D-триггера, выход блока сравнения кодов соединен с управляющим входом счетчика, установочный вход которого соединен с выходом D-триггера, информационный вход первого цифроаналогового преобразователя соединен с вторым информационным входом блока сравнения кодов и является входом установки коэффициента умножения, выходы первого и второго триггеров соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вьжод которого является выходом умножителя частоты.
1494201
Редактор Л.Пчолинская
Заказ 4 129/55
Тирам 884
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Увгород, ул. Гагарина, 101
1>
«
Н
Составитель D.Èàêñèìîâ
Техред Л.Олийнык .- Корректор С.Ыекмар
