Преобразователь кода

 

Изобретение относится в вычислительной технике и может быть использовано в системах передачи информации. Цель изобретения - повышение быстродействия преобразователя за счет сокращения времени задержки формирования выходных сигналов при преобразовании кода Манчестера в код БВН. Кроме того, обеспечивается достоверная работа не только после изменения состояния входного кода с "0" на "1", но также и при изменении состояния с "1" на "0". Преобразователь кода содержит два элемента 1 и 5 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, триггер 3, элемент 4 И и элемент 6 равнозначности. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (др 4,Н 03 М 5/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

rOCYAAPCTBEHHblA K0MHTET

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ ССОР (21) 4342194/24-24 (22) 14. 12.87 (46) 23.07.89. Бюл. Р 27 (72), А.А.Гаришин (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 1266007, кл. Н 03 М 5/12, 1984.

Авторское свидетельство СССР

У 1372624, кл. Н 03 М 5/12, 1986. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА (57) Изобретение относится к вычислительной технике и может быть использовано в системах передачи ин„„SU,» 1495998 А1

2 формации . Цель изобретения — и овышение быстродействия преобразователя за счет сокращения времени задержки формирования выходных сигналов при преобразовании кода Манчестера в код

БВН. Кроме того, обеспечивается достоверная работа не только после изменения состояния входного кода с

"0" на " 1", но также и при изменении состояния с "i" на "0". Преобразователь кода содержит два элемента 1 и 5 задержки, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 2, триггер 3, элемент И 4 и элемент 6 равнозначности ° 2 ил.

1495998

Изобретение относится к вычислительной технике и может быть исполь зовано в системах передачи информа1 ции.

1

Целью изобретения является повы-! шение быстродействия преобразователя.

На фиг. t представлена функцио нальная схема преобразователя; на ,фиг. 2 — временные диаграммы, пояс- 1О няющие работу преобразователя. !

Преобразователь кода содержит первый элемент 1 задержки, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 2; триггер 3, элемент И 4, второй элемент 5 задержки 15 и элемент 6 равнозначности и имеет вход 7, первый 8 и второй 9 выходы.

На фиг. 2 обозначены следующие сигналы: а — сигнал на входе 7; б — логическая информация, в - сиг- 2О нал на первом выходе элемента 1; г — сигнал на втором выходе элемента

1; д — сигнал на выходе элемента 6; е — сигнал на выходе элемента 5; ж — сигнал на выходе элемента 4; з, и — сигналы на выходах триггера 3; к — сигнал на выходе 8.

Преобразователь кода работает следующим образом.

На вход ? преобразователя посту,пают данные в коде Манчестера, сооГветствующие логической информации., Элемент 1 задержки задерживает вход;ные сигналы по первому выходу в пре-! делах от времени переключения эле- 35 мента И 4 до 1/2 тактового интервала, I а по второму выходу задержка равна

1/2 тактового интервала . Сигнал с выхода элемента 6 равнозначности непосредственно и через второй элемент <О

5 задержки, величина которой может лежать в пределах от величины задержки в элементе И 4 до этой величины плюс 1/2 тактового интервала, поступает на входы элемента И 4. Сигнал, 45 с выхода элемента И 4 передним фронтом тактирует входные данные, поступающие с входа 7 на информационный вход триггера 3 ° На прямом и инверсном выходах триггера 3 формируются сигналы в коде без возврата к нулю (БВН), поступающие соответственно на выход 9 и. на вход элемента ИСКЛОЧАВЩЕЕ ИЛИ 2, на другой вход которого поступают задержанные входные данные с выхода элемента 1 задержки.

На выходе элемента ИСКЛИЧАЮЦЕЕ ИЛИ

2 путем суммирования по модулю два входных сигналов формируются тактовые импульсь4 поступающие на выход 8 устройства. Таким образом, преобразователь кода обеспечивает декодирование кода Манчестера в код БВН и выделение тактовых импульсов.

Формула изобретения

Преобразователь кода, содержащий первый элемент задержки, вход которого является входом преобразователя,, первый выход соединен с первым входом элемента ИСКЛИЧАИ1 ЕЕ ИЛИ, выход которого является первым выходом преобразователя, триггер, инверсный выход которого соединен с вторым входом элемента ИСКЛИЧАЮЩЕЕ ИЛИ, прямой выход триггера является вторым выходом преобразователя, о т л и ч аю шийся тем, что, с. целью повышения быстродействия, и преобразователь введены элемент И„ второй элемент задержки и элемент PAF HOÇHÀ×НОСТЬ, выход которого соединен непосредственно с первым входом элемента И, через второй элемент задержки с вторым входом элемента И, выход которого соединен с входом синхронизации триггера, информационный вход которого объединен с первым входом элемента РАВНОЗНАЧНОСТЬ к с входом первого элемента задержки, второй выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ.

1495998 ! o а ! 0 1 0

Составитель Б.Ходов

Редактор И.Имакова Техред М.Дидык

Корректор Н.Король

Заказ 4287/57 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101