Устройство для формирования адресов буферной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в блоках буферной памяти. Цель изобретения - расширение области применения устройства за счет формирования текущих адресов для заданных областей буферной памяти. Устройство содержит блок 1 памяти, первый арифметико-логический блок 2, регистр 3, элемент И 4, счетчики 5, 6, формирователь 7 сигналов сброса, сумматор 8, преобразователь кодов 9, второй арифметико-логический блок 22. Данные устройство предназначено для формирования адресов буферной памяти в устройствах приема и передачи данных по уплотненной линии связи с временным уплотнением каналов. Тракт с временным уплотнением представляет собой две линии: линию передаваемых и линию принимаемых данных, по которым соответственно передается и принимается информация по нескольким каналам. В каждом канальном интервале передается и принимается одно слово данных. 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 11 С 7/00

8,.3 . OÞî@0 с".iik8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4139168/24-24 (22) 27.10.86 (46) 23.09.89. Бюл. 9 35 (71) Рижское производственное объедйнение ВЭФ им. В.И.Ленина (72) А.А.Гаврилов, В.А.Гаврилов и M.À.Òoâáà (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

P.- 1126954, кл. G 06 F 9/36, 1984.

Авторское свидетельство СССР

У 1434495, кл. G 11 С 7/00, 1986. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ БУФЕРНОЙ ПАМЯТИ . (57) Изобретение относится к вычислительной технике и может быть использовано в блоках буферной памяти, Цель иэобретения — расширение области применения устройства за .счет формирования текущих адресов для

„„SU„„153 ООО9 А 1 заданных областей буферной памяти.

Устройство содержит блок 1 памяти, первый арифметико-логический блок

2, регистр 3, элемент И 4, счетчики

5, 6, формирователь 7 сигналов сброса, сумматор 8, преобразователь кодов 9, второй арифметика †логический блок ?2. Данное устройство предназначено для формирования адресов буферной памяти в устройствах приема и передачи данных по уплотненной линии связи с временным уплотнением каналов. Тракт с временным уплотнением представляет собой две линии: линию передаваемых и линию принимаемых данных, по которым соответственно передается и принимается информация по нескольким каналам. В каждом канальном интервале передается и принимается одно слова данных. 2 ил., 1 табл.

1510009 . 4

Изобретение относится к вычислительной технике и может быть использовано в блоках буферной памяти для устройств приемо-передачи данных по уплотненной линии связи, а также в устройствах автоматического установления соединений в системах автоматической коммутации.

Цель изобретения — расширение области применения за счет формирования текущих адресов для заданных областей буферной памяти.

На фиг.1 изображена блок-схема устроиства, на фиг.2 — временная диаграмма работы устройства.

Устройство (фиг.1) содержит блок

1 памяти, первый арифметико-логический олок 2, регистр 3, элемент И 4, первый .5 и второй 6 счетчики, формирователь 7 сигналов сброса, сумматор 8, преобразователь 9 кодов, первый 10 и второй 11 входы синхронизации, вход 12 загрузки, вход

13 записи, первый 14 и второй 15 входы состояния, первый 16 и второй

17 выходы устройства, выход 18 счетчика 5, выход 19 блока памяти, выход 20 счетчика 6, выход 2 1 формирователя 7, второй арифметико-логический блок 22.

Устройство предназначено для формирования адресов для буферной памяти устройств приема-передачи данных по линии связи с временным уплотнением каналов, в частности, по

HKN-трактам в цифровых АТС. HEN-тракт представляет собой линию передаваемых и линию принимаемых данных, по которым соответственно передается и принимается информация по 32 каналам. В каждом канальном интервале передается (по передающему тракту) и принимается (по приемному тракту) одно слово данных.

В каждом канале может приниматься (по приемному тракту) и передаваться (IIo передающему тракту) одно слово данных.

В каждом канале может приниматься (по приемному тракту) и передаваться (IIo передающему тракту) сообщение. Устройство обеспечивает управление приемом или передачей по каждому каналу пакета слов сообщения либо без подтверждения, либо с подтверл,цением па каждому слову сообщения, Последний режим может быть использован в устройствах автомати25

55 ческого установления соединений для обеспечения автоматической посыпки команд для управления коммутацией через цифровое коммутационное поле с подтверждением по каждомй команде.

Прием и передача информации может осуществляться параллельно по всем каналам. Дпя возможности одновременного приема сообщений по каждому каналу и их записи в буферную память и передачи сообщений из буферной памяти необходимо хранить и выдавать текущие адреса буферной памяти для каждого из 32 каналов (передающих и приемных). При этом при передаче или приеме слов сообщений без подтверждений необходимо обеспечить по соответствующим каналам последовательное увеличение адреса на . единицу в каждом цикле, При передаче с подтверждением необходимо увеличивать адрес по соответствующему каналу лишь при обнаружении подтверждения по приемному каналу. Эти функции выполняет предлагаемое устройство.

Поскольку сообщения принимаются и передаются не одновременно, текущие адреса для областей буферной памяти, соответствующих разным канальным интервалам, будут различными. В устройстве имеется первый счетчик 5, формирующий текущие отсчеты, а начальные отсчеты для каждого канального интервала записываются и . хранятся в блоке 1 памяти. Первый арифметико-логический блок 2 обеспечивает формирование текущего адреса путем некоторой операции над состоянием первого счетчика 5 и содержимым блока 1 памяти. Номер канального интервала (адрес области буферной памяти) формируется вторым счетчиком 5.

Таким образом, устройство выполняет функцию 2К счетчиков, где Кчисло канальных интервалов, поскольку адреса формируются как для приема, так и для передачи. Благодаря использованию относительных отсчетов обеспечивается периодическая самоинициализация текущих адресов, что повышает надежность устройства.

Второй арифметико-логический блок

22 предназначен для вычисления кода„ записываемого в блок 1 памяти в режиме передачи с подтверждением по каждому переданному слову сообщения.

151п0

Код операции для арифметика-логических блоков формирует преобразователь 9 кодов в зависимости от состояния первого входа 10 синхронизации и входов 14 и 15 состояния устрайст5 ва.

Второй вход синхронизации устройства (вход 11) является входом цикловой синхронизации и предназначен для синхронизации нулевого канального интервала. По перепаду 0-1 сигнала цикловой синхронизации формирователь 7

Формирует сигнал сброса (фиг.2) счетчика канальных интервалов (счетчик

6) и устанавливает нулевой каналь.ный интервал.

Первый вход синхронизации устрой ства (вхад 10) является входом канальной синхронизации и предназначен для синхронизации канальных интервалов. По перепаду 1-0 сигнала канальной синхронизации изменяется на единицу состояние счетчика канальных интервалов (счетчик 6). Сигнал

1-0 используется также для деления канального интервала на цикл приема и передачи (фиг,2). Сигнал 1-0 подается также на адресный вход блока 1 памяти и делит память на две области. В состоянии "0" входа 10 устройство работает для приемного тракта, в состоянии "1" — для передающего тракта.

Па входу загрузки устройства (вход 12) обеспечивается загрузка кода с выхода блока 2 в регистр 3 для получения на выходе 16 устройства текущего адреса для текущего канала (сначала для приема, затем для передачи).

Вход записи устройства (вход 13) предназначен для страбирования записи в блок 1 памяти в зависимости от состояния второго выхода преобразователя 9 кодов °

Разрядность счетчика 6 определяется из числа канальных интервалов тракта с временным уплотнением.

Для 32 каналов разрядность счетчика равна 5.

Разрядность счетчика 5 определяется из максимальной длины сообщения по одному из каналов. При максимальной длине одного сообщения (64 байта) счетчик 5, как и блок 1 памяти, имеет разрядность, равную 6.

Счетчик 5 предназначен для фсрмирования текущего отсчета для. вы09

6 числения текущих адресов, Блок 1 памяти предназначен для записи и хранения относительных .отсчетов для каждого передающего и каждого приемного канала. При числе каналов 32 емкость блока 1 памяти равна 64 слова.

Счетчик 6 формирует номер канальнаго интервала (адрес области буферной памяти). Сумматор 8 предназначен для согласования задержки входной и выходной информации, принимаемой и передаваемой из буферной памяти, В циклах приема сумматор 8 состояние счетчика 6 уменьшает на 1, в циклах передачи увеличивает на 1.

На фиг.2 привецена временная диаграмма работы устройства. Каждый канальный интервал делится на четыре цикла обращения к блоку 1 памяти — чтение, запись, чтение, запись (первые дна обращения при приеме, вторые при передаче).

В таблице приведен пример операции арифметика-логических блоков при

pa3JIHMHblX CoCToRHHSIX,BZOpoB 14 H 15> на которые поступают разряды принимаемых и передаваемых данных, определяющих код информации.

Формирование текущих адресов осуществляет блок, который в циклах приема выполняет операцию С-В-1, где

С вЂ” состояние выхода 18 счетчика 5;

 — состояние выхода 19 блока 1 памяти. В циклах передачи блок выполняет операпию С-В-1 во всех случаях, кроме случая приема положительного подтверждения по определенному каналу в режиме передачи команд. В последнем случае блок 2 выполняет oneрацию С-В, что позволяет увеличить текущий адрес на единицу для формирования адреса следующей команды.

Изменение функции блока 2 осуществляет преобразователь 9 кодов, кото. рый в циклах приема преобразует состояние входа 14 устройства в код соответствующей операции.

Блок 22 формирует кад, записываемый в блок 1 памяти для каждого передающего и каждого приемного канала. В циклах приема блок 22 выполняет функцию D = С, кроме случая приема кода 1|Положительное подтверждение", когда блок 22 переводится преобразователем 9 кодов на выполнение операции D = С вЂ” E, где Š— состояние выхода 16 устройства," D — со1510009 стояние выхода блока 22. В циклах передачи блок 22 выполняет функцию

D = С вЂ” Е при передаче кода "Команда" или "Ояащание" либо при обнару5 жении в приемном канале положительного подтверждения. В остальных случаях . блок 22 выполняет операцию D = С.

В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается состояние счетчика 5. Импульс записи проходит через элемент

И 4 на вход блока i памяти. В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1 памяти в том же канальном интервале предыдущего цикла. В этом случае блок 2 выполняет операцию А = С— —  — 1,в результате чего регистр 3 загружается и на выходе 16 устройства для всех каналов формируется код нуля (В = С вЂ” 1) - начальные текущие адреса для каждого канала (приемного и передающего). Таким образом, на выходе 16 устройства формируются текущие адреса для каждого канала, код которого снимается с выхода 17 устройства.

При приходе сообщения (код "Сообщение" на входе 14 устройства) запрещается (в соответствующем канальном интервале) запись в блок 1 памяти. Тем самым для канального интервала, по которому приходит сообщение, в блок 1 памяти по адресу,равному номеру канального интервала,остается значение С, предшествовавшее появлению кода "Сообщение" на входе

14. Таким образом, в соответствующем канальном интервале в циклах приема при приеме сообщения адрес увеличи- 40 вается на единицу для каждого слова сообщения.

При передаче сообщения (код "Сообщение" на входе 15 устройства) осуществляются те же действия, что и 45 при приеме сообщения, за исключением того, что все происходит в циклах передачи и анализируется состояние входа .15.

При передаче информации (команд) 50 с подтверждением необходимо обеспе чить задержку передачи следующей ко манды, пока по приемному каналу не поступит код положительного подтверждения, например, со стороны цифрового коммутационного поля со,общающего о выполнении команды установления соединения. С этой целью после выдачи команды в ту же ячейку буферной памяти записывается код "Ожидание".

При передаче команды блок 22 . устанавливается с помощью преобразователя 9 кодов на выполнение функции D = С вЂ” Е (Š— выход 16 устройства, Р— выход блока 22), благодаря чему в блок 1 памяти записывается код, который при выполнении бло— ком 2 функции А = С вЂ”  — 1 в следующем .цикле в данном канальном интервале повторит на выходе 16 устройства адрес предыдущего цикла, вследствие чего из буферной памяти выдается код "Ожидание". При обнаружении кодов "Ожидание" и "Команда" блок 22 устанавливается на выполнение функции D = С вЂ” Е. В очередных циклах в данном канальном интервале в циклах передачи будет выдаваться одинаковый адрес, пока по приемному каналу не поступит код положительного подтверждения.

В этом случае блок 2 устанавливается на выполнение функции А = С-В, что вызывает увеличение кода адреса на выходе 16 на единицу, т.е. вывод из буферной памяти следующей команды. При этом блок 22 устанавливается на выполнение функции D = С-Е.

Коды "Подтверждение", "Команда" и "Ожидание" поступают через входы

14 и 15 устройства на преобразова тель 9 кодов. Вход 10 устройства

1 выбирает для преобразования блоком 9 либо код с входа 14 (для приема), ли бо с входа 15 (при передаче), Блок

9 позволяет изменить операции арифметико-логических блоков 2 и 22.

Изменение операции блока 2 с А =

= С вЂ”  — 1 на А = С вЂ” В позволяет при приеме положительного подтверждения ускорить на один цикл вывод ,следующей команды.

Формула изобретения

Устройство для формирования адресов буферной памяти, содержащее блок памяти, регистр, элемент И, первый арифметико-логический блок, первый и второй счетчики, сумматор, формирователь сигналов сброса, причем выход регистра является первым адресным выходом устройства, вход загрузки регистра является входом загрузки устройства, первый адресный вход блока памяти является первым входом синхронизации устройства, вход синiO

i 510009

Передача

Прием

Операция

Вход 14

Вход 15

Блок 1 памяти

Сооб- l Коман Ожищение да дание

Подт верх дени

Подтверждение

Сооб- Кома щение да ание

С-В-1

С-В-1

С-D-1

С-В-!

С-В

С-В-1

С-В-1

С-В-1

С-В-1

С-В-1

Запись

А =

А =

А =

А =

А

А =

А =

А =

А =

А =

О О

1 0

0 . О

0 1

Х Х

Х Х

Х Х

Х Х

Х Х

X Х

О

О

0

Х

Х

Х

Х

Х

0

О

0

Х

Х

Х

Х

Х . Х

Х

Х

О

0

Х

Х

Х

Х

Х

0

1

X Х

Х Х

X Х

Х Х

Х Х

О О

0 .0

1 О

0 - 0

0 1

D - =С

D - =С

Запись

Запись

Запись

Запись в = С-Е в = с

С-Е

D = С-E

D = C

Запись

Запись

Запись хронизации первого счетчика соединен с входом формирователя сигналов сброса и является вторым входом синхронизации устройства, выход формирователя сигналов сброса соединен с входом установки второго счетчика, выходы которого соединены с входами первой группы сумматора, входы второй группы которого подключены к пер-1и вому входу синхронизации устройства и входу синхронизации второго счетчика, выходы сумматора соединены с адресными входами группы блока памяти и являются вторым адресным выходом устройства, первый вход элемента

И является входом записи-чтения устройства, выход элемента И соединен с входом записи-чтения блока памяти, выходы первого счетчика соедине- 20 ны с информационными входами первой группы первого арифметико-логического блока, информационные входы второй группы которого подключены к выходам блока памяти, выходы пер вого арифметико-логического блока соединены с входами регистра, о т л иП р и м е ч а н и е. Х вЂ” произвольное состояние. чающее ся тем, что, с целью расширения области применения устройства за счет формирования текущих адресов для заданных областей буферной памяти, в него введены второй арифметико-логический блок и преобразователь кодов, причем первый вход синхронизации устройства соединен с управляющим входом преобразователя кодов, входы первой и второй групп состояния которого являются соответствующими входами устройства, выходы первой группы преобразователя кодов подключены к управляющим входам первого и второго арифметико-логических блоков, второй выход преобразователя кодов подключен к второму входу элемента И, выходы первого счетчика соединены с информационными входами первой группы второго арифметико-логического блока, выходы которого соединены с информационными входами блока памяти, выходы регистра соединены с информационными входами второй группы второго арифметико-логического бЛока.

1510009

Составитель Ю.Сычев

Редактор А.Мотыль Техред A-Кравчук Корректор C,Иекмар

Заказ 5822/57 Тираж 558

Подписное

БНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035» Москва, Ж-35, Рауйская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101