Устройство для индикации экстремального значения последовательности цифровых величин

 

Изобретение относится к технике электросвязи. Цель изобретения - обеспечение определения экстремального значения N уровней ИКМ-кодированных сигналов, где N*982. Для этого в устройство, содержащее регистры 7, 8 памяти, блок 9 сравнения, блок 10 управления, блок 11 цифровой индикации, введены два преобразователя 1, 5 кода, блок 2 выделения тактовой частоты, блок 3 декодирования, блок 4 синхронизации и блок 6 декомпрессии. Устройство позволяет анализировать уровни ИКМ-кодированных сигналов на максимум и минимум независимо от знака двоичных чисел цифровой последовательности (положительные, отрицательные и знакопеременные числа). 4 ил.

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„„1529461 (5E)4 Н 04 В 3/46

6., ; .:,, . ю<11л и

Ж г.1,, 4,.и1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А STOPCHGMY СВИДЕТЕЛЬСТВУ о

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4392701/24-09 (22) 18.01.88 (46) 15.12.89. Бюл. Р 46 (72) В.Н.Деев, К.Л.Осинов и С.E.Солнцев (53) 621.322.3:621 395.4(088.8) (56) Заявка ФРГ 9 2418653 кл. Н 03 К/13, 1979. ! (54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ ЭКСТРЕИЛЛЬНОГО ЗНАЧЕ НИЯ Г!ОС 1ЕДОВЛТВЛЬНОСТИ

ЦИФРОВЫХ ВЕЛИЧИН (57) Изобретение относится к технике электросвязи. Цель изобретения — обеспечение определения экстремального

Изобретение относится к технике электросвязи и может использоваться для определения экстремального значения уровня ИЮ1-кодированных сигналов в цифровых системах ередачи информации.

Цель изобретения — обеспечение определения экстремального значения п уровней ИК 1-кодированных сигналов, где n) 2.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг.2 — эпюры напряжения, поясняющие его работу; на фиг. 3— вариант выполнения блока декомпресии; на фиг.4 — вариант выполнения блока управления.

Устройство для индикации экстремальногo знач ния последовательности цифровых вели;ин (фиг.!) содержит первый преобразователь l кода, блок

2 выделения тактовой частоты, блок 3

2 значения и уровней ИК11-кодированных сигналов, где n ) 2. Для этого в устройство, содержащее регистры 7, 8 памяти, блок 9 сравнения, блок 10 управления, блок II цифровой индикации, введены два преобразователя I 5 кода, блок 2 выделения тактовой часто:bl, блок 3 декодирования, блок 4 синхронизации и блок 6 декомпрессии. Устрой— с".во позволяет анализировать уровни

ИКМ-кодированных сигналов на максимум иминумум независимо о г знака двоичных чисел цифровой последовательности (положительные, отрицательные и знакопеременные числа). 4 пл. декодирования, блок 4 синхронизации, второй преобразователь 5 кода,,блок

6 декомпрессии, первый 7 и второй 8 рсгистры памяти, блок 9 сравнения, блок 10 управления, блок 11 цифровой индикации.

Блок 6 декомпрессии (фиг.3) содержит инвертор 12, кодирующих элемент

13, первый, второй и третий ;,åãèñòobl

14 — 16 сдвига, первый и второй реверсивные регистры 17, IR сцвига.

Блок 10 управления (фиг. 4) содержит элемент 19 пуска, формирователь

20 импульса сброса, таймер 21, формирователь 22 импульса управления, регистр 23 сдвига, триггер 24 знак», коммутатор 25, элемент ИЛ!1 † 26, блок 27 выбора режима, формирователь

28 импульса записи.

Устройство работает следующим о(в разом.!

52946!

Исследуемый биполярный ИКИ-кодированный сигнал (фиг.2a) поступает на вход первого преобразователя 1 кода (фиг.1), где производится преобразование биполярного сигнала в одноуронневые двоичные сигналы, соответствующие положительной (фиг.2б) и отрицательной (фиг.2в) полярностям сигнала.

Двоичные сигналы с первого и второго выходов первого преобразователя I кода поступают соответственно на первый и второй входы блока 2 выделения тактовой частоты и блока 3 декодирования. В блоке 2 выделения тактовой частоты производится логическое сложение двух двоичных сигналон (фиг.2г) и выделение тактового сигнала (фиг.2д) из спектра суммарного двоичного сигнала. Тактовый сигнал с выхода блока 2 выделения тактовой частоты поступает на вторые входы блока

4 синхронизации второго преобразователя 5 кода блока 6 декомпрессии, третий вход блока 3 декодирования и первый вход блока 10 управления для хронирования их работы. В блоке 3 декодирования исследуемый сигнал, разделенный по полярностям, декодируется по алгоритму входного кода (на фиг.2 н качестве примера рассматривается сигнал н коде МЧПИ-3) и на выходе блока 3 декодирования появляется сигнала в формате БВН с удаленными

В- и V-вставками (фиг.2е). Двоичный сигнал н формате БВН поступает на

35 лерг,ые входы блока 4 синхронизации и второго преобразователя 5 кода. В блоке 4 синхронизации осуществляется обнаружение характерной двоичной ком- „ бинации, являющейся цикловым синхросигналом, и производится формирование импульсов слов, период следования которых определяется разрядностью дно— ичного слова н исследуемом сигнале (фиг.2ж ). Во втором преобразователе

S кKоoд а, который может быть выполнен на основе регистра сдвига, последовательный двоичный код преобразуется в параллельный, и двоичные сигналы в

50 параллельном коде поступают на входы соответствующих разрядов блока 6 декомрессии. Блок 6 декомпрессии предназначен для преобразования нелиней. но-кодированного двоичного слова в

55 линейно-кодированное слово в соответствии с алгоритмом компрессии н кодере передающей части: линии связи с ИКИ. На информационные входы блока 6 декомпрессии поступает N-разрядное двоичное слово, которое при поступлении импульса слова (фиг.2ж) и тактового сигнала (фиг.2а) записывается в регистры блока 6 декомпрессии, В блоке 6 декомпрессии N-разрядное двоичное слово преобразуется в М+!— разрядное, которое с ныходон блока поступает на входы соответствующих разрядон первого регистра 7 памяти.

Запись слона в первый регистр 7 памяти осуществляется импульсом слова с первого выхода блока 6 деком-. прессии, задержанным на время преобразования сигнала в блоке 6 декомпрессии и поступающим на вход управления режимами Запись-хранение первого регистра 7 памяти, и тактовым сигналом с блока 2 выделения тактовой частоты, поступающим на вход синхронизации первого регистра 7 памяти.

Код двоичного слона значащие раэряды с выхода первого регистра 7 памяти поступает на первый вход А блока

9 сравнения, где сравнивается с двоичным кодом, поступающим с выходов нторого регистра 8 памяти на второй вход В блока 9 сравнения. В случае, если двоичное слово, хранящееся н первом регистре 7 памяти, окажется больше числа, хранящегося но втором регистре 8 памяти, на первом выходе AOB блока 9 сравнения установится потенци;л логической единицы. По этому сиг алу блок 10 управления выдает сигнал перезаписи двоичного числа иэ перно-о регистра 7 памяти но второй регистр 8 памяти, который поступает на вход управления режимами ЗаписьХранение" второго регистра 8 памяти. !

Iри последовательном сравнении кодов двоичных чисел, поступающих в первый регистр 7 памяти, с кодом, хранящимся но втором регистре 8 памяти, но втором регистре 8 памяти будет накапливаться код максимального значения двоичного слова ИКМ-кодивонанногo сигнала. При переключении блока !О управления на поиск максимума работа устройства аналогична, с той лишь разницей, что сигналы перезаписи но второй регистр 8 памяти будут выдаваться блокэм 10 управления по сигналам с второго выхода А (В блока 9 сравнения, при этом поис . минимума производится относительно найденного максимума. Логический потенциал с выхода знакового разряда первого регистра 7

5 152 памяти поступает на второй вход блока

10 управления, при этом логика блока !

О упраленил селектирует двоичные числа Ilo BHBK TdK, что коды положительнь7х и отрицательных чисел сравниваются отдельно ° Тактовый сигнал, поступающий на первый вход блока 10 управления, о .уществляет хроиирование импульсных устройств B состав блока °

В течение времени анализа, задаваемого таймером блока 10 управления, во втором реги тре Ч памяти накапл знается эксгрем,льпое значение двоичного cëîBà, которое по си7 нал> "ЗаIr пись с седьмого выхода блока 10 .правления перезаписывается в блок II цифровой индикации. Пля чисел одного знака поиск максиму -7а и мини.7ума производится последовательно, последовательно осуществляе-.ся и вывод информации на блок 11 цифровой и.-щикации. Если сигнал знакоиеремен77ыЙ, то положительные числа анализируются на максимум, а отри7!атгльиь7е — на минимум, причем анализ производится тах же, как и для чисеп одного знака, последова гельно. У<:таиовка в С блока 4 синхронизац7И7, первого и второ" регистров 7, 8 памяти, блока 6 дек 7мпрессии и блг7ка 1! цифровой индикации производится сигrra ами с соответствующих выходов блока 10 управления.

Сигналь7 с четвертого выхода блока !О управления производится тактирование цифровых "хем б 7ока 11 иифровой индикации. Логическп1й уровень с девз— того выхода блока 10 упparrirerrrrsr управляет индикацией знакового разряда.

В:{сходном состояии77, при отсут T вин сигнала н, шизе данных блока 6

XI...,ÕI0, первый и второй реверсивные регистры 17, !Ч сдвига ус QHQBiruваются (фиГ,ЗI импуль ом сб!оса по

11 ° II шин е Y c T, 0 в со с т . и и е л э гич е с ко г о 0 . При îтсутствии си. н; чз IIB rrirrrre

"Импульс слова" регистр;.i 14, 15 сдвь— га находятся в режиме сдвиг,1, и тактовый сигиаз с иивертора 12 продвиг;—

l t ет логические 0 " D-Bxn; . в первого, второго и трет7. Го регис Гров 14-16 сдвига на их выходы. При э том на входах Б, 8 первого и второго per7 7 версивных ре истров 17, 18 сдвига присутствовать уровни логических 0 и они будут находиться в режиме хра«ения информации. Входы шины данных

У!...Х10 соединены с выходами второго !461 преобразователя 5 кода, поэтому информация на разрядах шины появляется последовательно, с продвижением информации по второму преобразователю

5 кода.

За олин такт до того момента, как на шине данных установятся все разряды десятиразрядного двоичного слова, на входы ERR первого и второго регистров 14, 15 сдвига поступает импульс слова с блока 4 синхронизации. При этом первый и второй регистры 14, 15 сдвиг» гереводягся из режима сдвига в режим записи. Па входах кодирующе.о элемента !3 в это же время присутствуют логические уровни второго и

"ретьего разрядг я двоичного слова, при этом на выходах кодируюшего элеЪР ме с-.е 13 устанавливается двоичная инфог7мация и соответствии с кодировкой информационных входов кодирующего элемента 13. По спаду следующего инверс—

I ного тактового им77ульса на выходах

25 первого и второго регистров 14, 15 сдвига устанавливаются уровни логических 1 и реверсивиые регистры 17, 16 сдвиГа переводятся в режим записи. Па шике дпиных устанавливаются все разрядиi двоич77ого слова, Заканчивзется лейстн7.с и7 входам EhR импульса слова и первьп7 и второй регис гры 14, 15 сдви а переводятся в режим сдвига. В следующем так1е работы блока 6 декомрессии по фронту прямого тактового

i.мпульса происходит запись информации шины данных в первь7й и второй ревер .ивные регистры 17, 18 сдвига, на вы.".одirx первого и второго регистров 14, щ 15 сдвига появляется информация с их

Гретьих разр::IoB, и по входам у,, S первый и второй ppBepc17вные регистры

I 7, CrIB«r I rietieBn i Terr в o rrrr

Грех Boýirrræèr,iõ режимов (хранение, сдвиг влево, сдвиг B rip;rBn ) В соответс.твин с инфарь7апией, содержащейся в разрядах Х?, ХЗ двг ичного слова. По фронту следующего тактового импульса на выходах первого и второго реверс0 CIIBIIII< peri-:còðeB 17, 18 сдвига появ:7я тся выходнои сигнал, коTojый предс ;.вляет coбой одиннадцатиразрялное дьо 7чное слово в ceo TBBTcTBIIII с заданным алгоритмом преобразования.

На вь7ходах первого и второго регистров 14, 15 двига устанавливаются потенциалы логического "0", при этом первый и второй реверсивные регистры

17, 18 сдвига переводятся в режим

1529461 хранения информации. Цикл преобразования заканчивается. Выходной сигнап с блока 5 декомпрессии оказывается задержанным относительно импульса слова на три тактовых интервала. Для

5 правильной записи информации в первый регистр 7 памяти по входу "Запись" в блоке 6 декомпрессии установлен третий регистр 16 сдвига, обеспечивающий 10 компенсацию задержки в три тактовых ,интервала на выходе блока 6 декомпрессии.

После установки в исходное состояние триггера 24 блока 10 (фиг.4) сиг- !5 налами с элемента !9 пуска входной сигнал поступает на вход первого регистра 7 памяти. При записи кода числа в первый регистр 7 памяти потенциал и инверсные сигналы с входа и 20 выхода элемента ИЛИ-HE 26 поступают на соответствующие входы коммутатора

25. Инверсный сигнал с выхода элемента ИЛИ-11Е 26 управляет логическими состояниями блока 27 выбора режима. 25

Логические состояния на выходе блока

27 выбора режима управляют каналами коммутатора 25. Если логический уровень знакового разряда "нулевой", что соответствует положительным чис- 30 лам, или единичный, что соответствует отрицательным числам (анализируются числа одного знака), то блок 27 выбора режима не меняет своего состояния, и на. соответствующих выходах коммутатора 25 устанавливаются логические уровни, совпадающие с уровнями на входе и выходе элемента ИЛИ-НЕ

26 соответственно, при этом логические уровни сигналов с триггера 24 40 знака не проходят на выходы коммутатора 25. Прямой и инверсный потенциалы блока 27 выбора режима поступают на соответствующие входы коммутатора

25. Если цифровой сигнал знакопере- 45 менный, то на выходе блока 27 выбора режима устанавливаются логические уровни, обеспечивающие прохождение сигналов с триггера 24 знака через коммутатор 25 на формирователь 28 им- 50 пульса записи, При смене выходных сигналов блока 27 выбора режима, при1 ходящих на соответствующие входы формирователя 20 импульса сброса, на

его выходе формируется сигнал Уст.0 55 который сбрасывает первый и второй регистры 7 и 8 памяти. В этом случае селекция чисел по знаку и направлению работы (А ) В) производится формирователем 28 импульса записи в зависи= мости от сигналов на выходах коммутатора 25 и текуп1его состояния знакового разряда. При совпадении логических состояний на выходах коммутатора

25 и входе и выходе элемента ИЛИ-НЕ

26 соответственно выполняется режим поиска максимальных значений (для отрицательных чисел, если на прямом выходе триггера 24 знака — состояние логической "1", и положительных, если на этом Выходе - состояние логического "О" . По фронту сигнала с таймера 21 на выходе формирователя 22 импульса управления появляется импульс, привязанный по времени к тактовому сигналу и равный длительности периода тактовой частоты, который поступает на вход регистра 23 сдвига и на выход блока 10 управления, как cHI нал Сброс 1". Сигналы с выходов регистра 23 сдвига ("Зап.2" и "Сброс

2" ) управляет работой счетчиков блока

11 цифровой индикации.

По сигналу "Сброс 1" обнуляется двоичный счетчик блока 11 цифровой индикации, а по сигналу "Зап.2" информация из втор го регистра 8 памяти записывается в этот же счетчик (не показанный на фиг.1-4). Одновременно сигнал "Сброс 2" обнуляет двоично-десятичный счетчик блока ll цифровой индикации.

По окончании действия сигналов

"Зап.2" и "Сброс 2" происходит декодирование двоичного кода информации в двоично-десятичный.

С выхода регистра 23 сдвига импульс управления переключает логическое состояние триггера 24 знака. При совпадении сигнала с выхода регистра

23 сдвига и тактового импульса формируется импульс сброса первого и второго регистров 7, 8 памяти. В том случае, если анализируются числа одного знака, направление поиска (максимум-минимум) определяется логическим состоянием инверсного выхода триггера 24 знака. Если на прямом выходе триггера 24 знака логический "0", то запрещается формирование сигнала

"Сброс в формирователе 20 импульса сброса по приходу управляющего импульса на входе и при напичии сигнала "Такт". Состояние логической "l на инверсном выходе триггера 24 знака запрещает работу формирователя 28 импульса записи от блока 9 сравнения

9 152946 сигналу A В и разрешает формирование импульса записи по сигналу

А (В. В этом случае осущестнляется режим поиска минимума относительно найденного максимума (информация на выходах первого и второго регистров

7, 8 памяти перед поиском минимума не сбрасывается), С выхода формирователя 20 импульса сброса инверсный сигнал "Такт" поступает на блок 11 цифровой индикации для синхронизации работы блокон предлагаемого устройства. По фронту очередного импульса таймера 2) управляю!

5 щий импульс с выхода регистра 23 сдвига устанавливает триггер 24 знака в лротиноположное состояние и по приходу сигнала "Такт" (1") на нхсд формирователя 20 импульса сброса на вы- 20 ходе формирователя 20 формируется импульс сброса первого и второго регистров 7, 8 памяти (сброс минимума).

Таким образом, независимо от знака двоичных чисел цифровой последовательности (лоложительные, отрицательные, знаколеременные числа) производится накопление минимального и максимального значений, которые лолеременно отображаются блоком 11 цифровой индикации.

Ф о р м у л а и з о б р е т е н и я

Устройство для индикации экстремального значения последовательности цифровых величин, содержащее первый и второй регистры памяти, блок сравнения, перная и вторая группы входов которого соединены соответственно с выходами значащих разрядов первого и второго регистров памяти, блок управ- 40 ления, второй нход котооого соединен с выходом знакового разряда первого регистра памяти, а третий и четвертый входы блока управления соединены соответственно с первым и вторым выхо- 4 дами блока сравнения, блок цифровой индикации, первый выход блока управления подключен к входу установки

"0" второго регистра памяти, о т— л и ч а ю щ е е с я тем, что, с целью обеспечения определения экстремального значения и уровней ИКМ-кодированных сигналов, где п ) 2, вве! l0 дены первый преобразователь кода, вход которого является входом устройства, блок декодирования, блок выделения тактовой частоты, блок синхронизации, блок декомрессии, второй преобразователь кода, первые вход и выход которого соединены соответственно с выходом блока декодирования и информационным входом блока декомпрессии, первый вход, упранляющий и информационные выходы которого соединены соответственно с н.лходом блока синхрош-: ации, с входом управления режимом работы и информационным входом первого регистра памяти, выходы значащих разрядоь которого соединены с информационным нходом второго регистра памяти, выходы значащих разрядов которого соединены с информационным входом блока цифровой индикации, первый и второй выходы первого преобразователя кода соединены соответственно с первым и вторым входами блока выделения тактовой частоты и блока декодирования, ньгход которого подключен к первому входу блока синхронизации, выход блока выделения тактовой .;стоть со .гинеи с входами синхронизации г.ерно -r и второго регистров пямяти, с. вторыми н>;о, ами второго лреобразонат.=ля кода и блока декомпрессии, тре. .им н;:одом блока декодирования, вторым входом блока синхронизации и первым входом блока управления, первый выход блока управления соединен с входом установки нуля первого регистра памяти, второй выход блока правления чодключен к входу управления режимом работы второго регистра памяти, третий, четвертый, пятый, шесT,çé, седьмой, ноcьмой и девятый ньгходы блока управления соединены соответственно с черным входом "Сброс" блока циФровой индика-. ции, с тактовым входом блока цифровой индикации, с входом ус ганонки нуля блока синхронизации, с входом установки нуля блока декомпрессии, с входом Записьн блока цифровой индикации, с вторым входом Сброс" блока цифровой инднкации и со знаковым входом блока цифровой индикации.

1529461

)529461

1529461

Яап 2

Составитель Е.Голуб

Редактор А.Маковская Техред М.Дндык

Корректор С.Черни

Заказ 7761/56 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул. Гагарина, 101