Адаптивный коммутатор

 

Изобретение может быть использовано при сборе и передаче результатов измерений. Целью изобретения является повышение информативности. Адаптивный коммутатор содержит информационные входы 1, блок управления 9, блок считывания 2, счетчик 7, коммутатор 3, аналого-цифровой преобразователь 4, блок 5 памяти, блок 6 сравнения, блок 10 формирования режимов, блок 8 регистров. Цель достигается за счет устранения задержки реакции устройства при переходе к новому режиму формирования кадра. 2 з.п. ф-лы, 1 ил.

ССЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU m> (51) 5 С 08 С 19/28

425 А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО HBOEiPETEHHRM И OTHPbfTHRM

ПРИ ГКНТ СССР

1 (21) 4408785/24-24 (22) 11.04.88 (46) 15.01.90. Бюл. II" 2 (72) M.Б.Хазов (53) 621.398(088.8) (56) Ольховский Ю.Б. и др. Скатие данных при телеизмерениях. М.: Советское радио, 1971, с.246.

Авдеев В.Я., Антонюк Е.М. Адаптивные телеизмерительные системы.

Л.: Энергоиэдат, 1981, с.85, рис.ЗIS.

2 (54) АДАПТИВНЬЙ КОМИУТАТОР (57) Изобретение может быть использовано при сборе и передаче результатов измерений. Цель изобретения — повьнпение информативности.Адаптивный коммутатор содержит информационные входы l, блок 9 управления, блок 2 считывания, счетчик 7, коммутатор 3, аналого-цифровой преобразователь 4, блок 5 памяти, блок

6 сравнения, блок 10 формирования режимов и блок 8 регистров. Цель достигается эа счет устранения задержки реакции устройства при переходе к новому режиму формирования кадра.

2 э.п. ф-лы, 1 ил.

1536425

Изобретение относится к разделу технической физики, а именно к области сбора и перед :.чи сигналов, и может быть использовано при сборе и передаче результатов измерений.

Цель изобретения — повышение HH формативности сокращения длины цифровой комбинации кадра в момент смены режимов формирования кадра. 1О

На чертеже приведена структурная схема адаптивного коммутатора.

Адаптивный коммутатор содержит информационные входы 1, блок 2 считывания, коммутатор 3, аналого-цифро— вой преобразователь 4, блок 5 памяти, блок 6 сравнения, счетчик 7, блок 8 регистров, блок 9 управления, блок

10 формирования режимов, информационные выходы ll блока 10. 20

Блок 9 управления содержит элемент ! 2 задержки, первый ключ 13, элемент

ИЛИ 14, счетчик 15, второй ключ 16, триггер 17, элемент И 18, делитель

19 частоты, третий ключ 20 и генератор 21 „

Блок 10 формирования режимов содержит первый блок 22 ключей, триггер

23, второй блок 24 ключей, элемен гы

ИЛИ 25 и 26, ключ 27.

В исходном состоянии триггеры 17 и 23 держат единичные разрешающие сигналы на управляющих входах соответственно ключа 20 и блока 24 клочей, ключи 13, )6, 27 и блок 22 ключей закрыты, счетчики 7 и 1э обнуле35 ны.

В блоке 9 управления импульсы ат задающего генератора 21 через ключ

20 и делитель 19 частоты подаются в

40 коммутатор 3 и через элемент ИЛИ 14 поступают также в счетчик 15 адреса и на управляющий считыванием вход .блока 5. Сигналы с информационных входов 1 через коммутатор 3 и аналого-цифровой преобразователь (АЦП) 4 в параллельном коде поступают в блок

6, в который из блока 5 памяти пацa-ются предыдущие отсчеты, выбираемые по адресам, получаемым из счетчика

15 адреса. Блок Ь сравнения определяет разность текущего и предыдущего значений и сравнивает ее с порогом срабатывания, В случае превьпиения этого порога с блока 6 сравнения йа

55 ключ 13 поступает разрешающий сигнал, а в счетчик 7 и блок Я регле-ров по указанному адресу записывается единица IIри этом единичцый сигнал с элемента 12 задор»кл чс р : ключ 13 поступает на упр;п лянщий записью вход блока 5 памяти, в котором на месте предыдущего отсчета запи<ывается текущее значение результата измерения, Если же разность оказывается меньше или равна порогу срабатывания, та ключ 13 остается закрытым, запись в счетчик 7 и блок 5 памяти не производится, а в блоке 8 регистров по указанному адресу заносится ноль. Счетчик 7 подсчитывает число N избыточных отсчетов, поступивших за время одного цикла опроса коммутатора. При превышении N-граничного числа N, рассчитанного из условия равенства цифровой последовательности при адресном и безадресном режимах, счетчик 7 переполняется, на триггер 23 поступает сигнал переполнения, перебрасывающий единичный сигнал триггера 23 на вход элемента ИЛИ 26 и через элемент ИЛИ 25 на вход сброса в ноль счетчика 7, т,е ° блок 10 переходит в готовность к безадресному формированию кадра.

По окончании опроса коммутатора 3 счетчик 15 адреса переполняется и обнуляется, сигнал переполнения подается на вход элемента И 18, который

его не пропускает из-за отсутствия единичного сигнала на втором своем входе, кроме того, сигнал переполнения счетчика 15 адреса переключает триггер 17, который закрывает ключ 20, открывает ключи !6 и 27,подает единичный сигнал на второй вход элемента И 18. Теперь импульсы от за-. дающего генератора 21 через ключ 16 и элемент HJIH 14 поступают в счетчик

15 адреса и на управляющий считыванием вход блока 5 памяти, каторьп выдает все отсчеты на блок 22 ключей.

Так как на управляющий вход блока 22 ключей от триггера 23 через элемент

ИЛИ 26 и клкч 27 подается единичный разрешающий сигнал,все отсчеты из блока 5 памяти выдаются в блок 2 считывания без адресов, где они преобразуются в последовательный код и поступают в канал связи.

Если счетчик 7 за время цикла опроса коммутатора 3 не переполняется, триггер 23 не переключается и блок

10 формирования режимов остается в готовности к адресному формированию кадра. Тогда при считывании отсчетов из блока 5 памяти на блок 22 ключей

15 через блок 24 ключей поступают также значения адреса. Однако блок 22 ключей пропускает на блок 2 считывания адреса и значения только существенных результатов измерения, получая на управляющий вход с блока 8 регистров через элемент ИЛИ 26 и ключ 27 соответствующие существенным отсчетам единичные сигналы,т.е. блок 10 формирования режимов работает в адресном режиме.

IIo окончании считывания счетчик

15 адреса вновь переполняется и выдает сигнал на переключение триггера 17, а через элемент И 18 сигнал переполнения поступает на триггер

23 и элемент ИЛИ 25, что приводит к обнулению счетчика 7 и переключению триггера 23 в исходное положение. Смена сигналов на выходах триггера 17 открывает ключ 20, закрывает ключи 16 и 27. Устройство снова перейдет к опросу коммутатора 3.

Устранение задержки реакции устройства на смену режима позволяет значительно сократить длину цифровой последовательности в кадре.

Формула изобретения

1. Адаптивный коммутатор, содержащий коммутатор, информационные входы которого являются информационными входами адаптивного коммутатора, выход коммутатора соединен с входом аналого-цифрового преобразователя, выходы которого подключены к соответствующим входам первой группы блока сравнения и информационным входам блока памяти, блок управления, счетчик, управляющий вход которого соединен с выходом блока сравнения, выходы блока памяти подключены к соответствующим входам второй группы блока сравнения, блок сравнения, блок считывания, отличающийся тем, что, с целью повышения информативности, в него введены блок формирования режимов, блок регистров и счетчик, выход блока сравнения соединен с входом блока управления и управляющим входом блока регистров, выход которого подключен к первому входу блока формирования режимов, второй вход и выход которого подключены к выходу и входу счетчика соответственно, второй и третий выходы и выходы группы блока управления

36425 6!

45 подключены соответственно к синхронизирующему, управляющему и адресным входам блока памяти, входы первой группы блока формирования режимов соединены с соответствующими выходами блока памяти, входы второй группы блока формирования режимов и входы группы блока регистров объединены и подключены к соответствующим выходам группы блока управления, четвертый и пятый выходы которого соединены соответственно с третьим и четвертым входами блока формирования режимов, выходы группы которого подключены к соответствующим входам блока считывания.

2. Коммутатор по п.1, о т л и— ч а ю шийся тем, что блок управления содержит элемент И, элемент задержки, ключи, элемент ИЛИ,триггер счетчик, делитель частоты и генератор, выход которого подключен к первым входам первого и второго ключей, выходы которых соединены соответственно с первым входом элемента ИЛИ и через делитель частоты — с вторым входом элемента ИЛИ и входом элемента задержки, и является первым выходом блока, выход элемента задержки соединен с первым входом третьего ключа, второй вход и выход которого являются соответственно входом и вторым выходом блока, выход элемента

ИЛИ является третьим выходом блока и подключен к входу счетчика, выходы группы которого являются выходами группы блока, выход счетчика подключен к первому входу элемента И и входу триггера, первый выход которого соединен с вторым входом второго ключа, второй выход триггера соединен с вторыми входами первого ключа и элемента И и является пятым выходом блока, выход элемента И является четвертым выходом блока.

3. Коммутатор по п.1, о т л и ч аю шийся тем, что блок формирования режимов содержит элементы ИЛИ, триггер, блоки ключей и ключ, первый вход которого является четвертым входом блока, выход ключа соединен с входом первого блока ключей, выходы которого являются соответственно выходами группы блока, входы первой группы являются входами первой группы блока, входами второй группы блока являются входы группы второго бло1536425

Составитель 3.Ниэамутдинова

Редактор М„Петрова Техред M.Дидык Корректор В. Гирняк

Заказ 111 Тираж 433 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская нзб., д. 4/5

Производственно-издательский комбинат ™Патент", г.ужгород, ул. Гагарина, 101 ка ключей, выходы которого подключены к входам второй группы первого блока ключей, первый выход триггера соединен с входом второго блока ключей, второй выход триггера подключен к первым входам первого и второго элементов ИЛИ, второй вход первого элемента ИЛИ объединен с первым входом триггера и является третьим входом блока, выход первого элемента

ИЛИ является выходом блока, второй вход второго элемента ИЛИ и триггера являются соответственно первым и вторым входами блока, выход второго элемента ИЛИ соединен с вторым входом ключа.