Устройство для сопряжения процессоров через общую память в многопроцессорной системе

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения процессоров. Целью изобретения является повышение надежности устройства за счет сокращения аппаратурных затрат при формировании адреса секции общей памяти. Поставленная цель достигается тем, что в устройство, содержащее блоки ввода-вывода 1, регистры 2, блок оперативной памяти 3, блоки управления памятью 5, 6, счетчик 7, шифратор 9, блок синхронизации 10, блок формирования заявок 11, дополнительно введены второй блок памяти 4 и счетчик 8. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1

„,SU„,, 15575 (51)5 r, 06 Р 15 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СЕИДКтКЛЬСтВМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ пО изОБРетениям и ОткРытиям

ПРИ ГКНТ СССР (21) 4371453/24-24 (22) 29.01,88 (46) 15.04.90. Бюл, N 14 (75) E.È.Åðçàêîâ (53) 681.325 (088.8) (56) Авторское свидетельство СССР

1231508, кл. Г 06 F 15/ 16, 1984.

Авторское свидетельство СССР

Р 1444800, кл. С 06 F 15/16, 1987. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ IIP0ЦЕССОРОВ ЧЕРЕЗ ОБЩУЮ) ПАМЯТЬ В МНОГОПРОЦЕССОРНОЙ СИСТЕМЕ (57) Изобретение относится к вычислительной технике и может быть исполь2 зовано в вычислительных системах для сопряжения процессоров, Целью изобретения является повышение надежности устройства за счет сокращения аппаратурных затрат при формировании адреса секции общей памяти. Поставленная цель достигается тем, что в устройство, содержащее блоки ввода-вывода 1, регистры 2, блок оперативной памяти

3, блоки управления памятью 5, 6, счетчик 7, шифратор 9, блок синхронизации 10, блок формирования заявок 11 дополнительно введены второй блок памяти 4 и счетчик 8. 1 ил.

1557570

Изобретение относится к вычисли= тельной технике и может быть использовано в вычислительных системах для сопряжения процессоров.

Целью изобретения является повышение надежности устройства за счет сокращения аппаратурных затрат при фсрмировании адреса секции общей памяти. 10

Устройство содержит N блоков 1 ввода-вывода, N регистров 2, первый и второй блоки 3 и 4 памяти, первыи и второй блоки 5 и 6 управления памятью, первый и второй счетчики 7 и 8, шифратор 9, блок 10 синхрониза- . ции и блок 11 формирования заявок.

Устройство работает в режимах "Запись" и "Считывание". В режиме "3a" пись данные, которые необходимо записать в общую память, поступают в блоки ввода-вывода под управлением соответствующего процессора, что сопровождается выработкой сигнала !" по выходу квитирования записи соот- 25 ветствующего блока 1. Этот же сигнал является заявкой на запись в общую память принятого в блок 1 сообщения, которая становится в очередь на обслуживание и хранится в блоке 11 формирования заявок. В режиме Считывание" данные, которые необходимо передать соответствующему процессору, поступают из блока 1 в соответствующую местную память под управлением соответствующего процессора, что сопровождает- 35 ся выработкой сигнала "1" по выходу квитирования считывания соответствую щего блока 1. Этот же сигнал является разрешением на последующее считывание нового сообщения из общей памяти в соответствующий блок 1.

При работе в режиме "Запись" на выходе признака записи блока 11 формирования заявок вырабатывается сиг- 45 нал " 1", который поступает на вход первого блока 5 управления памятью и вход блока 10 синхронизации. Одновременно на выходе адреса записываемой заявки блока 11 вырабатывается позиционный код, который поступает на вход разрешения приема соответствующего блока 1, который вырабатывает на информационных выходах данные, поступающие на выходы сообщений и адреса секции общей памяти устройства, а также на адресные входы первого 3 и второго 4 блоков оперативной памяти. Блок синхронизации вырабатывает сигнал, который поступает на вход считывания блока 6, запуская первый

3 и второй 4 блоки оперативной памяти на циклы считывания согласно установленным адресам. В результате выполнения цикла считывания с информационных выходов блока 3 по информационным входам первого счетчика 7 происходит запись адреса записываемой заявки, который с выхода счетчика 7 поступает на выходы адреса ячейки секции общеи памяти устройства и информационные входы блока 3. В результате выполнения цикла считывания с информационных выходов блока 4 по информационным входам счетчика 8 происходит запись кода количества заявок на считывание, хранящихся в заданной секции памяти, который с информационного выхода счетчика 8 поступает на информационные входы блока 4. В результате выполнения цикла записи в общую память по заданному адресу с выхода сообщений устройства осуществляется запись данных под управлением блока 5. По заднему фронту сигнала с выхода строба блока 5, который одновременно поступает на вход строба блока 10 и блока

11, блок 10 вырабатывает сигналы суммирования для счетчиков 7 и 8. После увеличения содержимого обоих счетчиков на "1" с выхода записи блока 10 на вход записи блока 6 поступает сигнал "0", который запускает циклы записи блоков 3 и 4 по ранее установленным адресам.

При работе в режиме "Считывание" на выходе признака считывания блока

11 вырабатывается сигнал "1", который поступает на вход первого блока 5 управления памятью и вход блока 10 синх-. ронизации. Одновременно на выходе адреса считывания заявок блока 11 вырабатывается позиционный код, который поступает на соответствующий вход разрешения передачи соответствующего блока 1, на вход строба соответствующего регистра.2 и входы шифратора 9. Блок

1 и регистр 2 подготавливаются к приему данных с входа сообщений устройства и к передаче их соответствующему процессору, а шифратор вырабатывает двоичный код, который поступает на выходы адреса секции общей памяти устройства и адресные входы блоков 3 и 4.

Блок 1О синхронизации вырабатывает сигнал, который поступает на вход считывания блока 6, запуская первый

70 6 ционные входы регистров являются вхо-, дом сообщений устройства, выход приз-"; нака записи блока формирования заявок соединен с входом записи первого блока управления памятью и одноименным входом блока синхронизации, выход записи которого подключен к одноименному вхрду второго блока управления памятью, выходы режима и строба которого соединены с одноименными входами блока памяти, информационные выходы которого соединены с информационными входами счетчика, информационные выходы которого соединены с информационными входами блока памяти и являются выходом адреса ячейки секции общей памяти устройства, выход признака считывания блока формирования заявок соединен с входом считывания первого блока управления памятью, ад" ресным входом первого блока памяти и одноименным входом считывания блока синхронизации, выходы считывания и суммирования которого подключены к одноименным входам второго блока управления памятью и счетчика соответственно, выходы режима и строба пер« вого блока управления памятью являются од..оименными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности за счет сокращения аппаратурных затрат при формировании адреса секции общей памяти, в него введены второй блок памяти и второй счетчик, информационный выход которого соединен с одноименным входом второго блока памяти, информационный выход которого соединен с одноименным входом второго счетчика, управляющие выходы которого соединены с входом заявки на считывание блока формирования заявок, вход строба которого соединен с одноименными выходом первого блока управления памятью и входом блока синхронизации, выходы режима вычитания и режима суммирования которого соединены с входами вычитания и суммирования второго счетчика соответственно, выходы адреса блоков ввода-вывода через общую шину соединены с входами адреса блоков памяти, выходом шифратора и выходом адреса секции общей памяти устройства, информационные выходы блока вводавыхода через общую шину соединены с выходом сообщений устройства.

5 15575

3 и второй 4 блоки на циклы считывания согласно установленным адресам как описано выше в режиме "Запись".

И результате выполнения цикла счи- тывания из общей памяти по заданному

5 адресу по входу сообщений устройства осуществляется запись данных в соответствующий регистр 2 под управлением блока 5. По заднему фронту сигнала с выхода строба блока 5, который одновременно поступает на входы строба блоков 10 и 11 аналогично описанному выше в режиме "Запись", блок 10 вырабатывает сигнал вычитания для счетчи- 15 ка 8 и сигнал суммирования для счетчика 7. После увеличения содержимого первого 7 и уменьшения второго 8 счетчиков с выхода записи блока 10 на вход записи блока 6 поступает сигнал 20

11 II

1, который запускает циклы записи блоков 3 и 4 по ранее установленным адресам .

Формула изобретения 25

Устройство для сопряжения процессоров через общую память в многопроцессорной системе, содержащее N блоков ввода-вывода, N регистров, блок памяти, первый и второй блоки управления памятью, первый и второй счетчики, шифратор, блок синхронизации и блок формирования заявок, информа-. ционные входы-выходы блоков вводащлвода являются входами-выходами об35 мена устроиства, выходы квитирования записи всех блоков ввода-вывода подключены соответственно к входам разрешения считывания с 1 по И-й блока

40 формирования заявок, выходы адреса записи заявок с первого по N-й которого подключены к входам разрешения приема блоков ввода-вывода с первого по М-й соответственно, выходы квити45 рования утения которых подключены к входам заявкй на запись блока формирования заявок, выходы адреса считывания заявок с первого по М-= которого подключены к входам разрешения передачи информации блоков ввода-вывода с первого по И-й, входам стробирования регистров с первого по й-й и входам шифратора, информационные выходы которых подключены к одноименным входам блоков ввода-вывода с пер55 вого по й-й соответственно, информа