Комбинационный преобразователь форм кода

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибких АСУ и ЭВМ для преобразования минимальной формы T<SB POS="POST">1</SB>-системы счисления в двоичный ряд чисел. Изобретение позволяет расширить область применения за счет преобразования минимальной формы T<SB POS="POST">1</SB>-системы счисления в двоичную систему счисления. Преобразователь содержит входы 1<SB POS="POST">1</SB> - 1<SB POS="POST">7</SB>, три элемента И 2<SB POS="POST">1</SB> - 2<SB POS="POST">3</SB>, четыре элемента ИЛИ 4<SB POS="POST">1</SB> - 4<SB POS="POST">4</SB>, шесть сумматоров 3<SB POS="POST">1</SB> - 3<SB POS="POST">6</SB> по модулю два и выходы 5<SB POS="POST">1</SB> - 5<SB POS="POST">4</SB> преобразователя. При подаче сигнала на входы 1<SB POS="POST">1</SB> - 1<SB POS="POST">7</SB> код минимальной формы посредством элементов И и сумматоров по модулю два преобразуется в двоичный код на выходах 5<SB POS="POST">1</SB> - 5<SB POS="POST">4</SB>. 1 ил., 1 табл.

СО1ОЭ СОВЕТСКИХ

COL!HA ËÈÑÒÈ×ÅÑÊÈÕ

РЕСПУБЛИК (19) (И) А1

Щ) Н 03 М 7/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BT0PCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4435312/24-24 (22) 01.06.88 (46) 23.04.90. Бюл. № 15 (72) А.В. Ткаченко, О.И. Бондарь и С.Ю. Мукатин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1363188, кл. G 06 F 7/49, 1986.

Авторское свидетельство СССР № 1427573, кл. Н 03 М 7/30, 25.03.87.

1 (54) КОМБИНАЦИОННЫЙ ПРЕОБРАЗОВАТЕЛЬ

ФОРМ КОДА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибких АСУ

2 и ЭВМ для преобразования минимальной формы t -системы счисления в двоичный ряд чисел. Изобретение позволяет расширить область применения за счет преобразования минимальной формы t -системы счисления в двоичную систему счисления. Преобразователь содержит входы 1, — 1-у, три элемента И 2,-2>, четыре элемента ИЛИ 4,-4(,, шесть сумматоров 3,-36 по модулю два и выходы 5,-5 преобразователя. При подаче сигнала на входы „-17 код минимальной формы посредством элементов И и сумматоров по модулю два преобразуется в двоичный код на выходах 5,-5 .

1 ил., 1 табл.

1559413

25 э

0 при

Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибких вычислительных машинах и АСУ для перевода натураль5 ных чисел, представленных в минимальной форме t<-системы счисления в двоичную систему.

Цель изобретения — расширение области применения эа счет преобразова- 10 ния чисел из минимальной формы t ñèñтемы счисления в двоичную систему счисления.

На чертеже представлена схема комбинационного преобразователя форм кода °

Преобразователь содержит с первого по седьмой входы 1„-1т преобразователя, с первого по третий элементы И

2,-2з, с первого по шестой сумматоры 3,-3 по модулю два, с первого по четвертый элементы ИЛИ 4 -4 и с первого по.четвертый выходы 5 -S< преобразователя.

Любое натуральное число А в избыточной t-системе счисления представлено многочленом и-р <

А = . а с,(з), 5 и2. где и - разрядность кода;

gô(s) — ве6 s-го разряда кода;

q,(s) =(р,(s-2) + Ср,(s-3); у (0)=y(1)=

1 °

Для представления натурального ряда чисел в минимальной форме имеет место соотношение и ! при ф, (з+1) А — а„у„с (з+2)

Ка5+ и (р, (s+1) ) А -+a„y„ i

g вЗФ1 40 причем минимальная форма характеризу- . ется в общем случае наличием в пяти соседних разрядах не более одной единицы.

Для представления натурального ря- 45 да чисел в двоичной форме имеет место соотношение п5

А = ., а Z биО где а а(0,1j — двоичная цифра в и-м разряде кода;

g,(s) = 2 — вес s-го разряда кода.

Учитывая приведенные соотношения, можно составить таблицу истинности, на основании которой реализуется преобразователь.

Как следует иэ таблицы, значения

Х, и Х на входы преобразователя не подаются.

Преобразователь работает следующим образом.

При реализации кодовых комбинаций, соответствующих тому или иному натуральному числу, используется принцип реализации детерминированных функций.

В минимальной форме, например, число 6 имеет вид.А э: ) 2234579

6: 10000100

В двоичном коде число 6 имеет вид

0110.

При подаче сигнала в первый и шестой разряды получают общий сигнал на выходе элемента И 2„.

Получение информации в двоичном коде, состоящем из четырех разрядов, производится единичными сигналами, которые поступают на входы элементов

ИЛИ. Число 6 в двоичном коде имеет единичное значение в третьем и втором разрядах.

При подаче на вход 1 преобразователя сигнала, соответствующего шестому разряду, единичное значение фиксируют на выходе элемента KTIH 4>, соответствующего третьему разряду двоичного кода.

Общий сигнал с элемента И 2,, объединяющего первый и шестой разряды, поступает на вход элемента ИЛИ 4 соответствующего второму разряду двоичного кода. Чтобы в первом разряде двоичного кода было нулевое значение, используется сумматор 3 по модулю два. При поступлении сигналов с выхода элемента И 2 и с первого разряда преобразователя срабатывает сумматор 3 по модулю два, который обеспечивает нулевое значение на выходе элемента ИЛИ 4 первого разряда.

Формула изобретения

Комбинационный преобразователь форм кода, содержащий с первого по третий элементы И, с первого по третий элементы ИЛИ и первый сумматор по модулю два, причем первый вход преобразователя соединен е первыми входами первого сумматора по модулю два и с,первого по третий элементов И, второй вход преобразователя соединен с первым входом второго элемента ИЛИ, Минимальная форма х, Хь х, Х Х, раз. Х Х Ха Х

4321 г 2

3 4 5 7 9

0001 .У

0010

0011

0100

0 I 0 I

Ч

5 5

0»0

0111

Y.

8 В

10! 0

Y. .9

10! 0

Ч

10»

Y н

5 15594 третий вход преобразователя соединен . с вторым входом второго элемента ИЛИ, выход первого элемента ИЛИ является первым выходом преобразователя, о т— личающийся тем, что, сцелью расширения области применения sa счет преобразования чисел из минимальной формы tl-системы счисления в двоичную систему счисления, он содержит четвертый элемент ИЛИ и с второго по шестой сумматоры по модулю два, причем третий вход преобразователя соединен с первым входом первого элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с выходами третьего, четвертого и пятого сумматоров по модулю два, четвертый вход преобразователя соединен с первым входом третьего элемента 70

ИЛИ, выходы с второго по четвертый элементов ИЛИ являются соответствующими выходами преобразователя, пятый вход которого соединен с вторым входом третьего элемента ИЛИ, с первым входом третьего сумматора по модулю два и с вторым входом первого элемента И, выход которого соединен с тре-! тьим входом второго элемента ИЛИ, с

13 6 вторым входом третьего сумматора по модулю два и с вторым входом первого сумматора по модулю два, выход которо" го соединен с первым входом второго сумматора по модулю два, выход которого соединен с первым входом четвертого сумматора по модулю два, второй вход которого соединен с четвертым входом второго элемента ИЛИ, с первыми входами четвертого элемента ИЛИ и пятого сумматора по модулю два и с выходом третьего элемента И, шестой вход преобразователя соединен с вторым входом второго элемента И и с первым входом шестого сумматора по модулю два, выход которого соединен с пятыми входами первого и второго элементов ИЛИ и с третьим входом третьего элемента ИЛИ, седьмой вхоп преобразователя соединен с вторым входом третьего элемента И и с вторым входом пятого сумматора па модулю два, выход которого соединен с вторым входом четвертого элемента ИЛИ, третий вход которого соединен с вторыми входами второго и шестого сумматоров по модулю два и с выходом второго элемента И.