Устройство для вычисления логарифма функционала правдоподобия

 

Изобретение относится к вычислительной технике, предназначено для вычисления логарифма функционала правдоподобия в случае гауссовского стационарного и однородного векторного случайного поля и может быть использовано в оптимальных системах обнаружения (оценивания) пространственно-временных сигналов. Устройство содержит аналого-цифровые преобразователи 2, блоки 3 вычитания, регистры 5, блоки 6 коммутации, регистр 7 сдвига, блоки 8 умножения, накапливающий сумматор 9, блок 10 деления, блоки прямого 11 и обратного 13 Фурье-преобразования и синхронизатор 14. Повышение точности достигается за счет учета пространственно-временной структуры принимаемого поля и вида помех, являющихся обобщением "белого" шума. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ)5 G 06 F 15/36, 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Й A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbtTHRM

ПРИ ГКНТ СССР

1 (21) .4469478/24-24 (22) 05.08.88 (46) 15.05.90. Бюл. ¹ 18 (72) К.А.Часнык и В.А.Детистов (53) 681 .3(088 .8) (56) Авторское свидетельство СССР

¹ 1305714, кл. G 06 F 15/336, 1985.

Авторское свидетельство СССР №- 1357977, кл. G 06 F 15/36, 1986. (54) УСТРОЙСТВО ДЛ" ВЫЧИСЛЕНИЯ ЛОГАРИФМА ФУНКЦИОНАЛА ПРАВДОПОДОБИЯ (57) Изобретение относится к вычислительной технике, предназначено для вычисления логарифма функционала правдоподобия в случае гауссовского стационарного и однородного векторного

„„SU, 3564646 А1

2 случайного поля и может быть использовано в оптимальных системах обнаружения {оценивания) пространственновременных сигналов. Устройство содержит аналого-цифровые преобразователи

2, блоки 3 вычитания, регистры 5, блок 6 коммутации, регистр 7 сдвига, блоки 8 умножения, накапливающий сум- матор 9, блок 10 деления, блоки прямого ll и обратного 13 Фурье-преобразования и синхронизатор 14. Повышение точности достигается за счет учета пространственно-временной структуры принимаемого поля и вида помех, являющихся обобщением белого" шума.

1 з.п. ф-лы, 3 ил.

1564646

Изобретение относится к вычислительной технике, предназначено для вычисления логарифма функционала правдоподобия в случае гауссовского .стационарного и однородного векторного

5 случайного поля и может быть использовано в оптимальных системах обнаружения (оценивания) пространственно-временных сигналов. f0

Цель изобретения — повышение точности °

На фиг.l изображена структурная схема устройства вычисления логарифма функционала правдоподобия; на f5 фиг.2 — временные диаграммы, поясняющие его работу; на фиг.3 - структурная схема блока коммутации.

Устройство содержит информационные входы l„ аналого-цифровые пре- 20 образователи 2, блоки 3 вычитания, входы 4 задания опорных сигналов, регистры 5, первый 6„ и второй 6 блоки коммутации, регистр 7 сдвига,блоки 8 умножения, накапливающий сумматор 9, блок 10 деления, блок 11 прямого Фурье-преобразования, вход 12 задания корреляционной матрицы наблюдаемого поля, блок 13 обратного

Фурье-преобразования, синхронизатор !

4. .Елок коммутации (фиг.3) содержит счетчик 15 и мультиплексоры 16.

Устройство работает следующим образом.

По импульсу с пускового входа блоки 6„ и 6 коммутации устанавливаются в начальное (первое) состояние.

Пусть при этом на выходы блоков 6, и

6 подключены последние Я-е информа2 40 ционные входы, т.е, выходы регистра

5 . Кроме того,, по этому импульсу установится в начальное состояние накапливающий сумматор 9 ° Предположим, что начальное состояние. накапливающего сумматора 9 является нулевым.

Этот же импульс с пускового входа поступает на вход запуска синхронизатора 14, который начинает генерировать пачку импульсов (фиг.2). С каждого i-ro (i=1,N, где М вЂ” число обрабатываемых сигналов, например, элементов дискретной антенны) элемента входной шины 1 на информационный вход соответствующего аналого-цифрового преобразователя (АЦП) 2 поступает сиг

55 нал U(t,i). По первому импульсу с первого выхода синхронизатора 14 (фиг.2.1) на выходах каждого АЦП 2 появится код U(t,i) поступающего на

У его информационный вход сигнала, соответствующего начальному моменту

Этот код U(t<,i) появится одновременно и на первых информационных входах соответствующего блока вычитания 3., На вторые информационные входы каждого блока 3 с соответствую 1 щих i-x элементов входной шины 4 подают код соответствующего (i-му элементу дискретной антенны и моменту

t,) опорного сигнала m „(t=t „, i, 1), который является либо априорно известным полезным сигналом шя(„ i p)

=Б(,i,,1), либо представляет собой математическое ожиданис принимаемого данным элементом дискретной антенны сигнала н,,(, i, Л ) = U(t, i) ) °

По первому импульсу с второго выхода синхронизатора 14 (фиг.2.2) каждый блок вычитания 3;(i=1,N) сформирует на своих выходах код соответствующей разности А „„= U(t„, i)-m„(t, i, ! ,!) . Этот код А,, одновременно появляется на соответствующих i-x информационных входах регистра 51.

По первому импульсу с третьего выхода синхронизатора 14 (фиг.2.3) произойдет запись информации со всех его информационных входов в регистр 5 .

В результате на выходах регистра 5 и одновременно на информационных входах регистра 5 появятся соответст2 вующие записанные коды А „ . Так будет продолжаться до тех пор, пока по

N-му импульсу с первого выхода син хронизатора 14 (фиг.2,1) на выходах каждого АЦП2; появится код U(t,i).

Таким образом, в каждом регистре хранения 5 будут записаны коды А ..(j, у

=1, N, i= l, N), соответствующие разностям принятого U(t ., i) и опорного (У Э

m>(t,i, Л), сигналов для всех М элементов дискретной антенны.

По первым импульсам с пятого (фиг.2.5) и седьмого (фиг.2.7) выходов синхронизатора 14 коды А, с

1,1 выходов блоков коммутации соответственно 6 и 6„. запишутся в регистр

5 „и сдвиговцй регистр 7. В результате на первые входы каждого блока умножения 8; будет подаваться соответствующий код разности А . с вы1,1 ходов регистра 5. „11. На вторые входы всех блоков умножения 8,,8

8 будет подаваться код А „ с последних N"õ выходов сдвигового регистра 7 (считаем, что сдвиг инфбр1564б4б

50

55 мации в сдвиговом регистре происходит вправо). По первому импульсу с восьмого выхода синхронизатора 14 (фиг.2.8) на выходах каждого блока умножения 8; и, соответственно, на каждом „-м информационном входе накапливающег0 сумматора 9 сформируется код соответствующего произведения

А,, А По первому импульсу с де»м ьятого выхода синхронизатора 14 (фиг.2.9) в накапливающем сумматоре

9 произойдет суммирование поступающих на его информационные входы кодов и сложение полученного результата с начальным состоянием накапливающего сумматора 9. При условии нулевого начального состояния в накап1 ливающем сумматоре з апишется реэульм тат,» А . А,„.

»,м

1=»

По второму импульсу с седьмого. выхода генератора 15 синхроимпульсов (фиг.2.7) произойдет сдвиг информации в сдвиговом регистре 7:код А „; иэ

i-х ячеек сдвигового регистра 7 перепишется в (i+1)-е ячейки сдвигового регистра 7. В результате на последних M-х выходах сдвигового регистра

7 появится код А, „„,, который будет

I подаваться на вторые информационные входы всех блоков 8„,8,...,8„,. Соответственно на каждых i-x (i=1 M) информационных входах накапливающего сумматора 9 сформируется код соответствующего произведения А» А

»,»»,м-» (i = .I,M). При этом в накапливающем сумматоре 9 запишется новый ре1 М зультат Х. с. А, А,, к. к=о

По третьему импульсу с седьмого выхода синхронизатора 14 (фиг.2.7) произойдет сдвиг информации в сдвиговом регистре 7: код А,;, из i-x ! (i=1 M-1) ячеек сдвигового регистра

7 перепишется в (i+1)-е ячейки сдвигового регистра 7, В результате на последних М-х выходах сдвигового регистра 7 и, соответственно, на вторых входах всех перемножителей 8 „8»,..., 8 появится код А м» и т.д.

По M-му импульсу с седьмого выхода синхронизатора 14 (фиг.2.7) произойдет сдвиг информации в сцвиговом регистре 7: код из i-х (i=1,M-I)ячеек сдвигового регистра 7 перепишется в (i+1)-е ячейки сдвигового регистра

7. В результате на последних И-х выходах сдвигового регистра 7 и, соответственно, на вторых информационных входах всех блоков умножения 8», 8 ......,,Я,„ появится код Л,, 11а вы 2» 1 М ходах каждого блока 8. (i=I,M) и, 1 соответcтвpHHO, на K»»æä»»õ». х информационных входах на капливающе го сум— матора 9 сформируется код соответствующего произведения А, А, . По

М-му импульсу с девятого выхода син— хронизатора 14 (фиг.2.9) в накаплиB÷âùå»» сумматоре 9 произойдет сумм»рование поступающих на его информационные входы кодов и сложение полученной суммы с предыдущим результатом, полученным в предыдущих тактах суммирования. При этом в накапливаюmeM сумматоре 9 запишется новый рем-» м

М м

А„ А,,„1

js t

»К новый результат

И Т,Д.

По (2 M) — му импульсу с седьмого выхода синхронизатора 14 (фиг. 2, 7) произойдет сдвиг информации и сдвиговом регистре 7: коц из i-x (»

=1, M-1) ячеек сдвигового регистра 7 перепишется в (i+ I ) -е ячейки с;и:игового регистра 7. В резуль гите н» иозультат суммирования. K.: : A А, М к=а к, =

Ilo первому импульсу с шестого выхода синхронизатора 14 (фиг.2.6) блок б„подключит на свои выходы вторые информационные входы А <, (i =1, М), с вьгходов регистра 5 <» . Ilo (M+1)-му импульсу с сецьмого выхода синхронизатора 14 (фиг.2.7) коды А, с выходов бпока Ь, запишутся в сдвиговый регистр 7., При этом на последних И-х выходах сдвигового регистра 7 и, соответственно, на вторых информационных входах всех блоков умножения 8,, 8,. ° Ям появится код А „,. По (M+1)— му импульсу с восьмого выхода синхронизатора 1 » (фиг.2.8) на выходах каждого блока 8 . и, соответственно, на

1 каждых i-х информационных входах накапливающего сумматора 9 сформируется код соответствующего произведения

А . А, По (11+1)-му импульсу с де1,1 2:% вятого выхода синхронизатора 14 (фиг.2.9) в накапливающем сумматоре

9 произойдет суммирование поступающих на его информационные входы кодов и сложение полученной суммы с предыдущим результатом. При этом в накапливающем сумматоре 9 запишется

1564646 следних М-х выходах сдвигового регистра 7 появится код A, . По (2 M)му импульсу с восьмого выхода синхронизатора 14 (фиг.2.8) на выходах каждого блока умножения 8; (i=1,Ì) и, соответственно, на каждых i-x информационных входах накапливающего сумматора 9 сформируется код соответствующего произведения A „; А, По (2 М)-му импульсу с девятого выхода синхронизатора 14 (фиг.2.9) в накапливающем сумматоре 9 произойдет суммирование поступающих íà его информационные входы кодов и сложение полученной суммы с предыдущим результатом, полученным в предыдущих тактах суммирования. При этом в накапливающем сумматоре 9 запишется новый рем м зультат суммирования 2 А, - (С А, к +

Х 1

М-1 м м

+ .Е A )= Е .. A A,ê ° е М -„кПо второму импульсу с шестого вы- 25 хода синхронизатора 14 (фиг.2.6) блок

6 подключит на свои выходы третьи т информационные входы А 3, (i-=1,M) с выходов регистра 5 „ . По (2М+1)-му импульсу с седьмого выхода синхронизатора 14 (фиг.2.7) коды А с выхо( дов блока Ь, запишутся в сдвйговый регистр 7. При этом на последних М-х выходах сдвигового регистра 7 и, соответственно, на вторых информационных входах всех блоков умножения 8,, 8,...,8, IIOHBHTCH KQp А )

По (N-1)-му импульсу с шестого выхода синхронизатора 14 (фиг.2.6) блок

61 подключит на свои выходы N-e информационные входы А <,(i=1,N) с выходов регистра 5„, По((А1-1) М+1)-му импульсу с седьмого выхода синхронизатора 14 (фиг.2.7) коды А,,(i=-1,M) ( с выходов блока 6, запишутся в сдвиговый регистр 7 и, соответственно, на вторых информационных входах всех блоков умножения 3,,8 ...,,8 появится код А „ . По ((N-1) М-1)-му имЙ (1(( пульсу с восьмого выхода синхронизатора 14 (фиг.2.8) ha выходах каждого блока 8, (i=!,Ì) и, соответственно, на каждых i-х (i=1,M) информационнык входах накапливающего сумматора 9 сформируется код соответствующего про-.

)5 изведения А,, А и м. По ((N-1) М+1)му импульсу с девятого выхода синхронизатора 14 (фиг.2.9) в накапливаюzем сумматоре 9 произойдет суммирование поступающих на его информационные входы кодов и сложение полученной суммы с предыдущ(им результатом.

При этом в накапливающем сумматоре 9 м запишется новый результат 2 А

1, (1=7

И-1 м

"(А + А„, По окончании (NM) импульсов в накапливающем сумматоре 9 запишется новый результат суммирования и (((.>, А „," А.

По первому импульсу с четвертого выхода синхронизатора 14 (фиг.2.4) блок 6 подключит на свои выходы вторые информационные входы "код А7,. (i=

=1,М) с выходов регистра 5,, По второму импульсу с пятого выхода синхронизатора 14 (фиг.2.5) коды А, с выходов блоков 6 запишутся в регистр

Соответственно на информационных входах соответствующего блока умножения 8; появится код А . По N-му

„i импульсу с шестого выхода синхронизатора 14 (фиг.2.6) блок коммутации .

61 подключит на свои выходы первые информационные входы-коды А А с выхо(1 дов регистра 5 и. По (NM+1)-му импульсу с седьмого выхода синхронизатора

14 (фиг.2.7) коды А . с выходов бло(( ка 6, запишутся в сдвиговый регистр 7 и, соответственно, на вторых информационных входах всех блоков умножения

8,,8,...8 м появится код А „ „„. Далее ( работа схемы аналогична рассмотренной. В результате по (2MN) ìó импульсу с девятого выхода синхронизатора (фиг.2.9) в накапливающем сумматоре 9 произойдет суммирование поступающих на его информационные входы кодов

А ; А и „ и сложение полученной суммы с предыдущим результатом, полученным в предыдущих тактах суммирования.

При этом в накапливающем сумматоре 9 запишется новый результат суммироваz и м м

А .

S=i = к= = 1 к

=A(; А;, По второму импульсу с четвертого выхода синхронизатора 14 (фиг ° 2.4) блок 6,(подключит на свои выходы третьи информационные входы Аь ;(1.=

-"1>M) с выходов регистра 5 Nz. По третьему импульсу с пятого выхода синхронизатора 14 (фиг.2.5) коды А>.

К,(t,, i) = ((U(t,,Ê)-ш„(е„К,Л)) !1((с,—

5» э1- К)(!(д!((5»1 К! л) ) при К,i=l,M, S,j=I,N ..

Корреляционная матрица поля К (t.,i) (! ( (j =I,N, =I,И) подается на вхс!дную шину 12 ус.тройства с внешнего коррелятора. В результате на выходах блока

12 получим

N-! м-! м-! м -!

U -= --—-—щ! е=о

При использовании быстрого преобразования Фурье предыдущее выражение

55 примет вид

15646 с выходов блока 6> запишутся в регистр 5 „„ . Соответственно на первых информационных входах соответствующего блока умножения 8. появится код ! 5

A> . Далее работа схемы аналогична (1 рассмотренной.

По (N-I)-му импульсу с четвертого выхода синхронизатора 14 (фиг.2.4) блок Ь,е подключит на свои выхоцы N-e информационные входы-коды А (, с выходов регистра 5,. По N-му импульсу с пятого выхода синхронизатора 14 (фиг.2.5) коды А м; с выходов блока. !

6 запишутся в регистр 5 „. Соответственно на информационных входах соответствующего блока умножения 8. ! появится код А „; . По N(N — 1)-му имI пульсу с шестого выхода синхронизатора 14 (фиг. 2. 6) блок 6, подключит на свои выходы первые информационные входы — коды А „,; с выходов регистра

5 . По ((NM(N-!)+1)-му импульсу с седьмого выхода синхронизатора 14 (фиг.2.7) коды А„, с выходов блока 6, 25 запишутся в сдвиговый регистр 7 и, соответственно,. на вторых информационных входах всех блоков умножения 8„,8,...Я,„появится код А е„„ и

По (1Щ )-му имп!ульсу с седьмого 30 выхода синхронизатора 14 (фиг. 2. 7) произойдет сдвиг информации в сдвиговом регистре 7: код из i-x (i

=1, M-1) ячеек сдвигового регистра 7 перепишется в (i+I)-е ячейки сдвигового регистра 7. В результате на последних M-х выходах сдвигового регистра 7 и, соответственно, на вторых информационных входах всех блоков умножения 8,,8,...,8м появится код 40

А((.„ ° По (MN )-му импульсу с восьмого выхода синхронизатора 14 (фиг.2.8) на выходах каждого блока умножения 8. ! (i=1,M) и, соответственно, на каждых

1-х информационных входах накапли- 45 вающего сумматора 9 сформируется код соответствующего произведения А м; » «A .Ï0 (MN )-му импульсу в накапли\ вающем сумматоре 9 произойдет суммирование поступающих íà его.информационные входы кодов и сложение полученной суммы с предыдущим результатом, полученным в предыдущих тактах суммирования. При этом в и.::капливающем сумматоре 9 запишется оконча.тельный результат суммирования м м м м

A A,„=, » Е А; А,.„ м ьД (s, =! Ic,!(Пс! импульсу с дес:ятогс ныхо.!а синхронизатора 14 (фит .2. ) ()1 бл! к 11 прямого Фурье — преобразования сформирует на своих выходах и, соответственно, на вторых информационных вхоцах блока деления 10 код результата преобразования входной информации К (t,, 1

i) (j =i,N, !.=I,И), поступающей с входной шины 12. Здесь К t, i) — кор( реляционная матрица наблюдаемого поля U (t i) элементы которой предJ ставляют собой второй центральный момент.

В = K„(t i) X(n/N,j 1/М,i)

jо i 0 при n=l,N; 1=1,М.

При использовании в качестве прямого Фурье-преобразования быстрого преобразование Фурье предыдущее выражение примет вид

В „ф = .Е. g K„(t„, i) exp (j2(((Jn/N!J=î !=с +1;/M)) при n=l,N, 1=1,И, J=

По импульсу с одиннадцатого выхода синхронизатора 14 (фиг.2.11) на выходах блока деления 10 и, соответственно, на информационных входах блока 13 обратного Фурье-преобразования появится код результата деления м M

В =,, А, А к/В, э K !("

По импульсу с двенадцатого выхода синхронизатора 14 (фиг.2.12) блок 13 возьмет обратное преобразование от поступающей на его информационный вход информации D м-! м-!

D z (n/N, j, 1/И, i), м-! м-!

U> ф с D >(1ф exp (.-Л2е((п; /N+

-1, /М)) .

1564646

Таким образом, на выходах блока 13 обратного Фурье-преобр .1онания получим код результата обрабо;ки я- м и м 5 ! U(t.,К)-m (t,,К,Л)) по С0 ) 1- k l -1 rh -1

"Г11(,. ) mt (1-») NM — ".. К () -)

=о. a(n/N,j,l/M,i)J > (n/N,j-.F,1/N,К-i)}. 10

На этом устройство заканчивает работу. Для того, чтобы вбэобновить работу устройства, необходимо подать новый импульс на его пусковой вход.

Необходимо отметить, что импульсы с первого выхода синхронизатора 14 (фиг,2.1) поступа1от с частотой, выбранной со1ласно теореме Котельникова для принимаемого поля.

Формула изобретения

1, Устройство для вычисления ло 25 гарифма функционала правдоподобия, содержащее аналого-цифровой преобразователь, накапливающий сумматор, регистр сдвига и блок дел .ния, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введейы И-1 аналого-цифровых преобразователей (M — число обрабатываемых сигналов), И блоков вычитания, N+1 регистров (N — число отсчетов сигнала), 35 два блока коммутации, М блоков умножений, блок прямого Фурье-преобразования, блок обратного Фурье-преобразования и синхронизатор, причем информационные входы аналого-цифровых преобразователей являются информационными входами устройства, выход

i-ro (i=1,M) аналого-цифрового пре— образователя соединен с входом уменьшаемогo 1 го блока вычитания, вход вычитаемого которого является входом задания i-ro опорного сигнала устройства, выход i-ro блока вычитания соединен с i-м информационным входом первого регистра, выход j-го ()=

=1,N) регистра соединен с j-ми информационными входами первого и второго блоков коммутации, выход К-го (К=l,N-1) регистра подключен к информационному входу (К+1)-го регист55

pa, i-й выход первого блока коммутации подключен к 1.-му информационному входу регистра сдвига, М-й выход котопого соединен с первыми информационными входами блоков умножения, 1 — и выход второго блока коммутации соединен с i-м информационным входом (N+l)ro регистра, i-й выход которого подключен. к второму информационному входу i-го блока умножения, выход i-го блока умножения соедине-1 с i-м информационным входом накапливающего сумматора, выход которого подключен к входу делимого блока деления, вход делителя которого подключен к выходу блока прямого Фурье-преобразования, инфорМационный вход которого является входом задания корреляционной матрицы наблюдаемого поля, выход блока деления подключен к информационному входу блока обратного Фурье-преобразования, выход которого является выходом устройства, вход запуска устройства соединен с входом запуска синхронизатора и установочными входами первого и второго блоков коммутации и накапливающего сумматора, первый выход синхронизатора подключен к тактовым входам аналого-цифровых преобразователей, второй выход синхронизатора подключен к тактовым входам блоков вычитания, третий выход синхронизатора cîåäèíåí с тактовыми входами первых Ы регистров, четвертый выход синхронизатора поцключен к тактовому входу второго блока коммутации, пятый выход синхронизатора подключен к тактовому входу (N+1)-го регистра,„ шестой выход синхронизатора подключен к тактовому входу первого блока коммутации, седьмой выход — к тактовому входу регистра сдвига, восьмой выход — к тактовым входам блоков умножения, девятый выход — к тактовому входу накапливающего сумматора, десятый выход — к тактовому входу блока прямого Фурье-преобразования, одиннадцатый выход — к тактовому входу блока деления, двенадцатый выход синхронизатора подключен к тактовому входу блока обратного Фурье-преобразования.

2. Устройство по п.1, о т л и —, ч а ю щ е е с я тем, что блок коммутации содержит счетчик и И мультиплексоров, разрядные выходы счетчика соединены соответственно с адресными входами мультиплексоров, i-й разряд (i=1,M) j-ro (j=1,N) информационного входа блока подключен к j-му информационному входу 1-го мультиплексора, 14

13

1564646 выход i-го мультиплексора является

i-м выходом блока, тактовьп вход блока соединен со счетным входом счетчика и с входами разрешения мультиплексоров, вход сброса счетчика является установочным входом блока.

1564646

Составитель Е.Хуртин

Редактор М.Келемеш Техред М.Ходаннч Корректор Э.Лончакова

Заказ 1 161

Тираж 570 .Подписное

ВНКЯПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,103