Устройство для преобразования двоичного кода по модулю к

 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации. Цель изобретения повышение быстродействия. Это достигается благодаря введению второго делителя частоты с соответствующими элементами, а также группы элементов И, в каждой паре которых прямые и инверсные входы включены накрест. Устройство обеспечивает определение остатка входного кода по модулю К и подсчет числа единиц этого кода по модулю К. 3 ил.

СО!ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ .

РЕСПУБЛИК!

1а С!!!

41 А1 (ц)5 Н 03 М 7/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4339080/24-24 (22) 08.12.87 (46) 23,08.90.Бюл. Ф 3! (72) О.H,Ìóçû÷åíêî (53) 681.325 (088.8) ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (56) 1, Авторское свидетельство СССР

У 1325480, кл. G 06 F !1/00, 1986.

2. АвТорское свидетельство СССР

Ф 1492479, кл, Н 03 М 7/20, 22о04.87. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ДВОИЧНОГО КОДА ПО МОДУЛЮ К

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации.

Цель изобретения — повышение быстродействия.

На фиг.1 изображена функциональная схема устройства, на фиг.2 и 3 — варианты выполнения блока подсчета единиц по модулю К.

Устройство содержит (фиг.1) генератор I тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательности импульсов, триггер-3, первый 4 и второй 5 делители частоты, первый.6, второй 7 и третий 8 элементы И, счетчик 9 по модулю К, блоки 10 подсчета единиц по модулю К, с первого по шестой элементы ИЛИ 11-!6, первую 17, вторую 18 и третью 19 группы элементов и (57) Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации. Цель изобретения — повышение быстродействия. Этот

Результат достигается благодаря введению второго делителя частоты с соответствующими элементами, а также группы элементов И, в каждой паре которых прямые и инверсные входы включены накрест, Устройство обеспечивает определение остатка входного кода по модулю К и подсчет числа ециниц этого кода по .модулю К. 3 ил. и группу 20 элементов ИЛИ, информационные входы 21, управляющий вход 22 информационные выходы 23 и выход 24 окончания работы.

На информационные входы 21.(2Р-1) и 21.(2Р) подаются разряды входного кода с весами, остатки по модулю К которых равны единице. На информационные входы-21.i и 21, (P+i) (i=1...,, Р-1) подаются разряды входного кода с весами, имеющими одинаковые значе-, ния остатков по модулю К, равные (u)) modK. С входами элементов И 17.i и 1.8.i соединены выходы соответственно делителей 4 и 5 с коэффициентом деления, равным (у) modK.

Многоканальный преобразователь 2 параллельного кода в последовательность импульсов может быть выполнен, как в 2 ), в виде распределителя импульсов, выходы которого соединены с

1587641 первыми входами элементов И 2Р групп (2Р - число каналов преобразователя ), вторые входы элементов И каждой группы являются входами соответствующего ,канала преобразователя, а выходы соединены с входами элемента ИЛИ, выход которого является выходом канала преобразователя, тактовый вход распределителя импульсов является тактовым 10 входом преобразователя, а выход последнего разряда распределителя — . выходом конца преобразования.

Многоканальный преобразователь 2 параллельного кода в последователь- 15

; ность импульсов может быть также вы: полнен в виде 2Р регистров сдвига,,,соединенных информационными входами с информационными входами преобразо-вателя, тактовыми входами — с его тактовым входом, а выходами переноса— с выходами каналов преобразователя, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а их выходы — с входами эле-25 мента И, выход которого является выходом. конца преобразования,входы разрешения з ап и си ре г ис тров сдв ига со единены с входом разрешения запйси преобразователя. !

Делители 4 и 5 выполнены, как в

«ЗО

l --1.2 3, и обеспечивают в зависимости от сигнала на входе 22 режим подсчета остатка по модулю К и режим подсчета числа единиц входного кода по модулю К.

Блок 10 подсчета единиц по модулю

К может быть выполнен, как показано . на фиг.2. Он содержит реверсивный двоичный счетчик 25 по модулю К, два пороговых блока 26 и 27, элемент

И 28, первый 29 и второй 30 входы и первый — третий выходы 31-33. 40

Счетчик 25 является реверсивным двоичным счетчиком по модулю К с двумя счетными входами, являющимися суммирующим и вычитающим входами 29 и

30 блока, Разрядность счетчика равна 45

t - 3ао@,(К+1)(, Пороговые блоки 26 и 27 реализуют пороговые функции с весами входов 2 с и порогами А = m ° и А = 2 -ш .+ 1

1 I соответственно, где оптимальное зна- 5п чение ш. — 1 . † ). Пороговый блок 26 соединен входами с прямыми выходами разрядов счетчика 25, а пороговый блок 27 — с инверсными. Элемент -

И 28 соединен входами с прямыми выходами разрядов счетчика 25 с номерами, равными номерам единичных разрядов в двоичном представлении нисла (m; — 1) и инверсными выходами ос тальных разрядов счетчика 25.

В исходном состоянии в счетчик 25 блока 10.i записывается код числа (np+,,) modK путем подачи сигнала сброса на прямые установочные входы триггеров разрядов счетчика с номерами, равными номерам единичных разрядов числа (n,ч,,)modK, и инверсные установочные .входы остальных разрядов, где п „,- число входов гругпы

21.(P+i-1), Кроме того, блок 10 подсчета еди" ниц по модулю К может быть выполнен как показано на фиг.3. Он содержит реверсивный двоичный счетчик 25 по модулю К, два пороговых блока 26 и 27, два элемента И 28 и 34. Счетчик 25 является реверсивным двоичным счетчиком по модулю К с двумя счетными входами, являющимися суммирующим и вычитающим входами блока. Пороговые блоки 26 и 27 реализуют пороговые функции с весами входо.: 2 О1 и порогами А = m . и А 2+- ш . соотI t ветстпенно. Пороговый блок 26 соединен входами с прямыми выходами раз-. рядов счетчика 25, а пороговый блок

27 — с инверсными. Элемент И 28 соединен входами с инверсными выходами раз-. рядов счетчика 25. Элемент И 34 соединен инверсным входом с выходом эле- мента 28, а прямым входом — с выходом порогового блока 27.

Устройство работает следующим образом.

В исходном состоянии счетчик 9 по модулю К, блоки 10 подсчета единиц по модулю К, триггер 3, делители 4 и

5 и многоканальный преобразователь 2 параллельного кода .в последовательность импульсов сброшены. При этом на выходе триггера 3 — нулевой логический сигнал, запрещающий прохождение тактовых импульсов через делители 4 и 5.

На информационные входы 21 подан входной код, причем на входы 1-ro и (2P-1)-ro каналов (1 1,2,...,P-1) входной код подан в прямом виде, а на входы (Р+1)-го канала — в инверсном, либо в прямом виде, но инвертируются устанавливаемыми на входах инверторами, либо выполнением соответствующих входов преобразователя 2 инверсными. Кроме того, на входы

21.(2Р-1) и 21,2Р поданы разряды входного кода, для которых значе7641

С = (п,;, ) modK.

5 158 ния остатков весов по.модулю К равны единице, а на 21.1 и 21.(Р+1-1) разряды входного кода, имеющие одина1 ковые значения остатков весом по модулю К.

В счетчик 9 в исходном состоянии записан код числа

С f n рр + (4) (m 1 ) ) modKô (d 1 в режиме подсчета единиц.

В счетчик 23 блока 10.i подсчета единиц по модулю К в исходном состоянии записан код числа

При выполнении многоканального преобразователя 2 на регистрах сдвига входной код записан в них.

При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход многоканального преобразователя 2 последний преобразует количество единиц входного кода на входах

1-го канала в соответствующее количество импульсов на его входе и количество нулей входного кода на входах (Р+1-1)-го канала в соответствуюь щее количество импульсов на его выходе. ь 35

Импульсы с выходом 1-го и (P+1-1)ro каналов преобразователя 2 поступают на соответствующую пару элементов И третьей группы 19. Если импульс поступает на прямой вход только одно- 1й

ro из этой пары элементов, то он проходит на выход соответствующего элемента И 19 и поступает на суммирующий или вычитающий вход блока 10 подсчета . единиц по модулю К, к.содержимому которого при этом прибавляется или от содержимого которого при этом вычитается единица. Если импульсы с выходов

1-ro и (Р+1-1)-ro каналов многоканального преобразователя 2 поступают на прямые входы обоих элементов И 19 в паре, то импульсы на их выходах не формируются.

Импульсы с выходов (2Р-1)-го и (2P) ro каналов многоканального пре 55 образователя 2 поступают на аналогичную пару элементов И 19. При этом счетчик 9 работает так же, как описано для блока 10.

РабЬта продолжается таким образом до опроса всех входов 21 многоканальным преобразователем 2, после чего он самоблокируется и сигналов на своих выходах не формирует. При этом сигналом с выхода конца преобразования он в паузу между тактовыми импульсами переключает триггер 3, на выходе которого при этом появляется единичный сигнал, разрешающий прохождение тактовых импульсов через делители 4 и 5, работа которых с этого момента разрешается.

К моменту окончания работы много-. канального преобразователя 2 в блоке 10.i подсчета единиц по модулю К, (i l,...,P-l) оказывается записан код числа единиц по модулю К входного кода на входах 21.i и 21.(P+i-l), а в счетчике 9 по модулю К вЂ” код числа

P-s (1„+ q zP+ у .(m;-1)jmodK, i -=s где 1 р,,а

Далее осуществляется последователь.ный пересчет содержимого блоков 10 подсчета единиц по модулю К в счетчик, 9 по модулю К с учетом значений " (Gp)modK — остатков весов разрядов входного кода, поданных на входы 21,i и 21.(P+i-l).Пусть 10.i — номер блока подсчета единиц по модулю К, в который к моменту окончания работы многоканального преобразователя 2 записан код числа q; 4 m;, Тогда, если

q. y m., то единичный сигнал имеет

1 1 место на втором выходе блока 10,i подсчета единиц по модулю К, а на

его первом и третьем выходах — нулевые сигналы. Если q; (m;""1, то единичный сигнал имеется только на третьем выходе блока 10.i подсчета единиц по модулю К, à íà его первом и втором выходах — нулевые сигналы. Если в счетчике 25 блока 10,i подсчета единиц по модулю К оказывается записан код числа q. = m 1, то единичный сигнал будет на его первом выходе, а на втором и третьем — нулевые сигна- лыi

Все блоки 10.1 — 10,(Р-1) оказываются разбиты на две подгруппы. В первой подгруппе блоков 10 в счетчики

25 записан код числа q; > ml,и единичный сигнал имеется на их третьих

1587641 выходах. Ро второй подгруппе блоков

l0 в счетчики 25 записан код числа

q g (m 1, — l и единичный сигнал имеется на их BTopblx выходах.

Лалее в каждой из указанных групп последовательно, а в обеих подгруппах одновременно происходит процесс пересчета содержимого блоков 10 в счетчик

9 путем приведения каждого из блоков

l 10 в состояние, при котором в его

,счетчик 25 записан код числа q.

= л-l.

Пусть 10.i — наименьший номер блоl ка подсчета единиц по модулю К пер: вой подгруппы. На его третьем выходе

33 единичный сигнал, поступающий на, вход элемента И 18.i на инверсных входах которого, соединенных с третьи ми выходами блоков 10.1 — 10..(i-l) нулевые сигналы, что разрешает прохождение тактовых импульсов с выхода, :делителя 5 на выход элемента И 18,i., Импульсы с выхода элемента И 18.i поступают на вход элемента ИЛИ 25

20. (P+i-1) и на вход элемента ИЛИ 14, Импульсы, поступающие на вход элемента ИЛИ 20,(P+i-l),проходят на его выход .и поступают на вычитающий вход блока )О.i от содержимого которого 30 ,.каждый раз вычитается единица. При этом импульс с выхода делителя 5 пос— тупает на вход элемента И 18.i через (и)modK тактовых импульсов, поступающих на тактовый вход делителя 5 с выхода генератора l, Проходя через элемент И 18.i импульс с выхода делителя 5 поступает через элемент

ИЛИ 14 на вход сброса делителя 5, возвращая его в исходное состояние. 40

Пусть 10.h — наименьший номер блока подсчета единиц по модулю К второй подгруппы, На его третьем выходе нулевой сигнал, а на втором — единичный, поступающий на вход элемента И 45

17.h, на инверсных входах которого, соединенных с вторыми выходами блоков 10.1 -10.(h-l), — нулевые сигналы, что разрешает прохождение импульсов с выхода делителя 4 на выход элемента И 17.h. Импульсы с выхода элемента И 17.Ь поступают на вход элемента ИЛИ 20.Ь, проходят на его выход и поступают на суммирующий вход блока 10.h, к содержимому которого каждый раз прибавляется единица, При этом импульс с выхода делителя 4 11оступает на вход элемента И 17.h «ерез д1)войК тактовых импульсов, ïoñ8 тупающих на тактовый вход делителя 4 с выхода генератора 1. Одновременно

Импульс с выхода элемента И 17.h поступает на вход элемента ИЛИ !3, проходит на его выход и поступает на вход сброса делителя 4, возвращая

его в исходное состояние.

Пока происходит процесс пересчета содержимого блоков !О.i первой подгруппы, хотя бы на одном из третьих выходов блоков !0 имеется единичный сигнал, который проходит через элемент ИЛИ 16 и поступает на инверсный вход элемента И 7, запрещая прохождение тактовых импульсов íà его выход.

Пока происходит процесс пересчета содержимого блоков 10.h второй подгруппы, хотя бы на одном из вторых выходов блоков !О имеется единичный сигнал, который проходит через элемент ИЛИ 15 на инверсный вход элемента И 8, запрещая прохождение тактовых импульсов на его выход.

Если раньше закончится пересчет содержимого блоков !О.h второй подгруппы, то на выходе элемента ИЛИ 15 появится нулевой логический сигнал, который запретит прохождение тактовых импульсов через элемент И 7 и разрешит их прохождение через элементИ 8. При этом тактовые импульсы с выхода элемента И 8 поступают на вход элемента ИЛИ 11, проходят на его выход и поступают на суммирующий вход счетчика 9, к содержимому которого каждый раз прибавляется единица, Работа происходит таким образом до окончания пересчета содержимого блоков 10.i первой подгруппы. При этом на выходе элемента ИЛИ 16 появляется нулевой сигнал, запрещающий прохождение тактовых импульсов через элемент И 8.

Если раньше закончится пересчет содержимого блоков 10.i первой подгруппы, то на выходе элемента ИЛИ 16 появится нулевой логический сигнал, который запретит прохождение тактовых импульсов через элемент И 8 и разрешит их прохождение через элемент

И 7, При этом тактовые импульсы с выхода элемента И 7 поступают на вход элемента ИЛИ 12, проходят íà его выход и поступают на вычитающий вход счетчика 9, от содержимого которого при этом вычитается единица. Работа происходит таким образом до окончания пересчета содержимого олоков 10,h

1537641

10 второй подгруппы. При зтом на выходе элемента ИЛИ 15 появляется нулевой сигнал, запрещающий прохождение тактовых импульсов через элемент И 7, Но окончании пересчета содержимого всех блоков !О,в счетчик 9 на их первых выходах появляются единичные сигналы, что вызывает единичный сигнал на выходе элемента И 6, являющемся выходом 24 конца работы устройства, Цикл работы устройства окончен, выходной сигнал снимается с выходов 23 счетчика 9.

При втором варианте выполнения бло- 15 ка 10 пересчет содержимого блоков 10 в счетчик 9 производится их обнулением, а не приведением в состояние, когда в их счетчик записан код числа m. — 1, 1

Процесс функционирования происходит в описанном порядке, Разница заключается в том, что в исходном состоянии в счетчик 9 записывается код числа С = (n><)modK, и при q; < m; пе- 25 ресчет содержимого блоков осуществляется путем последовательного вычитания единиц из содержимого счетчика 25 блока

10 до его обнуления, а при о, m; пересчет осуществляется последовательным прибавлением единиц к содержимому счетчика 25 блока 10 до его переполнения и обнуления.

Для подсчета количества единиц двоичного кода J1O модулю К на управляющий вход 22 делителя 4(5) подается единичный сигнал, при этом тактовые импульсы транслируются на выходы делителя 4(5), а пересчет содержимого блоков 10 производится с коэф 40 фициентом пересчета, равным единице.

Ф о р м у л а и з о б р е т е н и я

Устройство для преобразования дво-45 ичного кода по модулю К, содержащее генератор тактовых импульсов, выход которого подключен к тактовым . входам первого делителя частоты и многоканального преобразователя парал- 0 эО лельного кода в последовательности импульсов,2Р групп информационных входов которого (P 7 2) являются одноименными входами устройства, группу из (2P-2) элементов ИЛИ, первый и второй элементы ИЛИ, выходы которых соединены с суммирующим и вычитающим входами счетчика по модулю К, выходы которого являются информационными выходами устройства, первый — (P-1)-й блоки подсчета единиц по модулю К, первые выходы которых соединены с первым — (P-1)-м входами первого элемента И, выход которого является вы . ходом окончания работы устройства, аторой аккоп а-го блока подсчета единиц .IIo модулю К (i = 1,Р-I) соединен с первым прямым входом i-го элемента И первой группы, выход которого подключен к первому входу i-го элемента И 1И группы и i-му входу третьего элемента ИЛИ, третий выход i-ro блока подсчета единиц по модулю К соединен с первым прямым входом х-го элемента И второй группы, третью группу элементов И, выход окончания работы многоканального преобразователя параллельнoro кода в последовательности импульсов подключен к входу триггера, выход которого соединен с

P ì входом первого элемента И и входом обнуления первого делителя частоты, управляющий вход которого является управляющим входом устройства, выход третьего элемента HJIH подключен к информационному входу первого делителя частоты, 1-й выход которого сое динен с вторым прямым входом i-го элемента И первой группы, выход i-го элемента ИЛИ группы подключен к первому входу -го блока подсчета единиц по модулю К, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены четвертый — шестой элементы ИЛИ, второй и третий .элементы И и второй делитель частоты, управляющий вход которого подключен к управляющему входу устройства, вход обнуления второго делителя частоты объединен с первыми прямыми входами второго и третьего элементов И и подключен к выходу триггера, тактовый вход второго делителя частоты объединен с вторыми прямыми входами второго и третьего элементов .

И и подключен к выходу генератора тактовых импульсов, выход i-ro элемента

И второй группы соединен с первым входом (P+i-1)-го элемента ИЛИ группы и

i-м входом четвертого элемента ИЛИ, выход которого подключен к информационному входу второго делителя частоты, i-й выход которого соединен с вторым прямым входом -го элемента И второй группы, i-е инверсные входы

j-х элементов И первой и второй групп (i < j (Р) объединены с i-ми входами

15876

il ,соответственно пятого и шестого элементов ИЛИ и подключены соответственно к второму и третьему выходам i-го блока подсчета единиц по модулю К, (P l)-e входы пятого и шестого элементов ИЛИ подключены соответственно. к второму и третьему выходам (Р-1)ro блока подсчета единиц по модулю К, вьфод пятого элемента ИЛИ соединен с ( третьим прямым .входом второго и инве сным входом третьего элементов И, выход шестого элемента ИЛИ подключен к. ретьему прямому входу третьего и и ерсному входу второго элементов И,1 выходы которых соединены с первыми ! входами соответственно первого и второго элементов ИЛИ, i-й и (Р+ — 1)-.-й

I и формационные выходы многоканального пр!еобразователя параллельного кода в ! последовательности импульсов подключе1 нь соответственно к прямому входу

12

1.-го, инверсному входу (Р+1.-1)-ro элементов И третьей группы и к инверсному входу i-го, прямому входу (P+i-1)-ro элементов И третьей группы, выходы которых соединены с вторыми входами одноименных элементов ИЛИ группы,-выход (P+i-1)"го элемента ИЛИ группы подключен к второму входу

t-го блока подсчета единиц по модулю К, (2Р-1)-й и 2Р-й информационные выходы многоканального преобразователя параллельного кода в последовательности импульсов подключены соответственно к прямому входу (2Р-1)-ro, инверсному входу 2Р-го элементов И третьей группы и к инверсному входу (2Р-1)-ro, прямому входу 2Р-ro элементов И третьей группы, выходы которых соединены с вторыми входами соответственно первого и второго элементов ИЛИ.

Фиг.2

Составитель О.Ревинский

Редактор С,Пекарь Техред Л.Сердюкова Корректор Т.Малец

Заказ 2427 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 т

Производственно-издательский комбинат "Патент"; г. Ужгород, ул. Гагарина, 101