Устройство для преобразования двоичного кода по модулю к

 

Изобретение относится к вычислительной технике и при использовании его в системах передачи и обработки дискретной информации позволяет повысить быстродействие. Этот результат достигается благодаря введению в устройство второй группы блоков подсчета единиц по модулю K с соответствующими элементами, второго делителя частоты, а также группы элементов И, в каждой паре которых прямые и инверсные входы включены накрест. Устройство обеспечивает определения остатка входного кода по модулю K и подсчет числа единиц этого кода по модулю K. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU (ц) 1 5

2 А1 дц Н 03 М 7/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ОРИ ГКНТ СССР (21) 4363831/24-24 (22) 08.12.87 (46) 23.08.90.Бюл. 11 31 (72) О.Н.Музыченко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 1492479, кл. Н 03 M 7/20, 1987;

Авторское свидетельство СССР

Р 1427574, кл. Н 03 М 7/20, 1986, (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ДВОИЧНОГО КОДА ПО МОДУЛЮ К (57) Изобретение относится к вычислительной технике и при использоваИзобретение относится к вычисли.тельной технике и может быть использовано в системах передачи и обработки дискретной информации, Цель изобретения — повышение быстродействия, На чертеже приведена функциональная схема устройства.

Устройство содержит генератор 1 тактовых импульсов, многоканальный . преобразователь 2 паралелльного кода в последовательности импульсов, триггер 3, первый 4 и второй 5 делители частоты, счетчик 6 по модулю К, первую 7 и вторую 8 группы блоков подсчета единиц по модулю К, первый— четвертый элементы ИЛИ 9 — 12, пер-. вый — пятыи элементы И 13 — 17, первую — третью группы элементов И 18—

20, первую 21 и вторую 22 группы, элементов ИЛИ, информационные входы

2 нии его в системах передачи и обработки дискретной информации позволяет повысить быстродействие. Этот результат достигается благодаря введению в устройство второй группы блоков подсчета единиц по модулю К с соответствующими элементами, второго делителя частоты, а также группы элементов И, в каждой паре которых прямые и инверсные входы включены накрест. Устройство обеспечивает определение остатка входного кода по модулю К и подсчет числа единиц этого кода по модулю К, 1 ил.

23, управляющий вход 24, информационные выходы 25 и выход 26 окончания работ.

Многоканальный преобразователь 2 о параллельного кода в последовательность импульсов может быть выполнен как в (2 ) в виде распределителя импульсов, выходы которого соединены с первыми входами элементов И в С группах (С вЂ” число каналов преобразователя 2), вторые входы элементов И каждой группы являются группой входов со- ответствующего канала преобразователя, а выходы соединены с входами элемента ИЛИ, выход которого является выходом канала преобразователя, тактовый вход распределителя импульсов является тактовым входом преобразователя, а выход последнего разряда распределителя импульсов — выходом конца преобразования.

1587642 (2Р a.e>

Многоканальный преобразователь ,параллельного кода в последовательность импульсов может быть выполнен в виде С регистров сдвига соединен5 ных информационными входами с информационными входами преобразователя, тактовыми входами — с тактовым входом преобразователя, а выходами переноса - с выходами каналов преобразова10 . теля, инверсные выходы каждого регист: ра сдвига соединены с входами своего элемента И, а выходы последних — с ! входами элемента И, выход которого является выходом коица преобразования,15 входы разрешения записи регистров сдвига соединены с входом разрешения записи преобразователя.

Счетчик 6 по модулю К представляет собой реверсивный счетчик по модулю К 2р с двумя счетными входами. Разрядность, счетчика равна С = )log2(К+1)(, В èñõîäíîì состоянии н него записан код числа

2(Рв Ю

q (n +,0 М пр) mod K> (м

1 где n — число входных информа1(Р4 1 ля) ционных шин группы

23.(2P+2R+2);

n — число входных информа1 ционных шин группы

23.1;

Со — значения остатков ве- 35

t сов разрядов входного кода по модулю К, поданных на группу входных информационных шин 23,1(1=1,R)„

При работе устройства н режиме подсчета количества единиц н счетчик б по модулю К записывается код числа

2(P+R) 45

q = (n + ",т n < ) mod Кв

2(Р+ R+ 1

Делитель 4(5) может быть выполнен так же, как в 1 ?),.Он обеспечивает (в зависимости от сигнала на входе 24) режим подсчета числа единиц и режим формирования остатка.

Блок подсчета единиц по модулю К в группах 7 и 8 может быть выполнен, как в 2 ), н виде реверсивного двоичного счетчика с двумя счетными входами, прямые выходы разрядов которого соединены с входами элемента ИЛИ, прямой и инверсный выходы которого являются соответственно первым и вторым выходами блока, а суммирующий и вычитающий счетные входы счетчика. янляются суммирующим и вычитающим входами блока подсчета единиц по модулю К.В исходном состоянии в счетчик блока записывается код числа

q. = (n,) mod К или.q =(и ) mod K

i ( соответствующей группы 23.tP+i) Ппя блоков первой группы 7 или группы

23.(2P+R+1) для блоков второй группы

8 (i - 1.Р).

Устройство работает следующим образом.

В исходном состоянии многоканальный преобразователь 2 параллельного кода н последовательность импульсов, триггер 3, счетчик 6 по модулю К, делители 4 и 5, блоки подсчета единиц по модулю К в -группах 7 и 8 сброшены, При этом н счетчик 6 по модулю

К записан код числа

2(Рюй1

1= (и (+X. ne)mod<.

2.(Р+R+t) С С

Сщ2Р«

В счетчик блока 7,i подсчета единиц записан код числа

q, = (n,) mod K, а н счетчик 8.1 блока подсчета единиц — код числа

На выходе триггера 3 — нулевой сигнал, запрещающий прохождение тактовых импульсон на выходе элементов

И 13,15 и блокирующий работу делителей 5.

С входами элемента И 18.i соединен выход делителя 4 с коэффициентом деления, равным (ы ) modK,где

С,1 — веса разрядов входного кода, поданных на группы 23.i информационных входов. С входами элемента И 19.1 .соединен выход делителя 5 с коэффи1 циентом деления, равным (Ю) mod К, ;где Со- веса разрядов входного кода, поданных на группы 23.(2Р+1) информационных входов.

На информационные входы 23.1-23.Р, 23.(2Р+К+1) — 23,(2P+2R), 23.(2Р+2В+1) входной код подан н прямом виде, а ! на остальные информациОнные входы— в инверсном, либо в прямом, но иннер

87642 6 зования переключает триггер 3, на выходе которого появляется единичный сигнал.

35

5 15 тирустся установкой инверторов на вхо дах соответствующих групп входов преобразователя, либо выполнением входов соответствуюших элементов преобразователя инверсными.

При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход многоканального преобразователя 2 последний преобразует количест. во единиц входного кода на информационных входах 23.1 — 23.Р, 23.(2Р+

+R+1) — 23,(2P+2R+I) в соответствующее количество импульсов на выходе соответствующего канала преобразователя

2 и количество нулей входного кода на остальных группах входных информационных шин в соответствующее число импульсов на выходах соответствующего канала преобразователя 2.

Если импульс с выхода многоканального преобразователя 2 поступает на прямой вход только одного из пары элементов И третьей группы 20, то он проходит на выход этого элемента

И 20. Если импульсы поступают на"прямые входы обоих элементов И 20 в паре„ то.импульсы на их выходах не формируются.

Импульсы с выхода элемента И 20. (2P+2R+I) поступают через элемент

ИЛИ ll на суммирующий вход счетчика

6 по модулю К, к содержимому которого при этом каждый раз прибавляется единица. Импульсы с выхода элемента

И 20(2P+2R+2) поступают через элемент ИЛИ 12 на вычитающий вход счетчика 6 по модулю К, от содержимого . которого при этом каждый раз вычитается единица.

Импульсы с выхода элементов И 20.1. или 20.(2Р+1) поступают на суммирующий вход блока 7.i или 8.1 подсчета единиц по модулю К, к содержимому которого при этом каждый раз .прибавляется единица. Импульсы с выхода элемента И 20.(P+i) .или 20,(2P+R+1) поступают через элемент ИЛИ 21.i или 22.1 на вычитающий вход блока

7.i или 8.1 подсчета единиц по модулю К, от содержимого которого при этом каждый раз вычитается единица.

Работа продолжается таким образом до окончания опроса всех информационных входов 23, после чего многоканальный преобразователь 2 самоблокируется и далее сигналов на выходах каналов не формирует, при этом он сигналом с выхода конца преобраДалее происходит процесс последо-вательного пересчета содержимого блоков подсчета единиц каждой из групп

7 и 8 в счетчик 6 по модулю К, причем в обеих группах 7 и 8 процесс пересчета осуществляется одновременно.

Пусть 7.i (8.1) наименьший номер блока подсчета единиц по модулю К первой (второй) группы, в счетчике которого записан ненулевой код, при этом на его первом выходе единичный сигнал, поступающий на вход элемента

И 18.i (19.1) на входах которого, соединенных с вторыми выходами биоков

7.1 — 7. (-1) P. l — 8. (1-1)3, .акже имеются единичные сигналы, что разрешает прохождение импульсов с выхода делителя 4 (5) через данный элемент И.

Тактовые импульсы, поступая на тактовый вход делителя 4(5), через ((д))шойК импульсов, где — веса разрядов входного кода, полученных на группу входных информационных шин 23,i, 23.(P+i) (23.(2Р+1), 23.(2P+R+1)g вызывает импульс на выходе делителя 4(5), сое30 диненном с входом элемента И 18.1(19,1) который проходит на его выход и через элемент ИЛИ 2l.i (22,1) поступает на вычитающий вход блока.7.i (8.1) подсчета единиц по модулю К, от содержимого которого при этом каждый раз вычитается единица. Одновременно импульс с выхода элемента И 18.i(19.1) поступает через элемент ИЛИ 9 (10) на вход сброса делителя 4(5), возвращая его в исходное состояние, таким образом пересчет содержимого блоков

7 и 8 подсчета единиц по модулю К в счетчик 6 по модулю К осуществляется с учетом весов разрядов входного кода. Далее цикл работы повторяется до обнуления блоков 7.i (8.1),при этом на его первом выходе появляется нулевой сигнал, запрещающий прохождение импульсов с выхода делителя

4(5) на выход элемента И 18.1 (19.1), а на втором выходе — единичный сигнал, разрешающий прохождение импульсов на выходы элементов И 18.(i+1) — 18.P

P(19 ° (1+1) — 19.R ).Далее аналогичным образом осуществляется обнуление остальных блоков 7 и 8 подсчета единиц по модулю К.

Пока хотя бы один-из блоков 7,8 не обнулен, он нулевым сигналом на сво1 58764?.ем втором выходе вызывает нулевой сиг нал на выходе элемента И 14 (16), запрещая прохождение тактовых импульсов через элемент И 13(15), 5

Если первыми обнуляются блоки подсчета единиц второй группы 8, то это вызывает единичный сигнал на выходе !. элемента И 16, запрещающий прохожде, ние тактовых импульсов через элемент ,. И 15 и разрешающий их прохождение через элемент И 13, При этом такто вые импульсы с выхода элемента И !3 поступают через элемент ИЛИ 11 на суммирующий вход счетчика 6 по модулю К, к содержимому которого каждый раз прибавляется единица. Работа проис,ходит до обнуления всех блоков 7 под, ;счета единиц по модулю К, при этом на ! на выходе элемента И 14 появляется

,единичный сигнал, запрещающий прохож. дение тактовых импульсов через эле мент И 13. Цикл работы окончен. Ре. зультат снимается с выходов счетчика

: 6 по модулю К, являющихся информаци- 25 . онными выходами 25 устройства. Момент

:окончания цикла работы устройства, фиксируется появлением единичного сигнала на выходе 26 элемента И 17, поскольку на обоих его входах будут, единичные сигналы с выходов элементов И 14 и 16.

Если первыми обнуляются блоки под— . счета единиц по модулю К первой группы 7, то это вызывает единичный сигнал на выходе элемента И 14., запре— щающий прохождение тактовых импульсов на выход элемента И 13 и разрешающий их прохождение через элемент

И 15. При этом тактовые импульсы с вы- О хода элемента И 15 поступают через элементы ИЛИ 12 на вычитающий вход счетчика 6 по модулю К, от содержимого которого при этом каждый раз вычитается единица. Работа происхо- 45 дит таким образом до обнуления

) всех блоков 8 подсчета единиц по модулю К, при этом на выходе элемента

И 16 появляется единичный сигнал, запрещающий прохождение тактовых импульсов через элемент И 15. Цикл работы устройства окончен, что фиксируется появлением единичного сигнала на выходе 26. Результат снимается с выходов 25.

Следует отметить, что обнуление блоков 7 и 8 подсчета единиц может осуществляться не последовательным вычитанием, а последовательным прибавлением единиц к их содержимому до переполнения и обнуления счетчиков соответствующего блока, При этом в описанном устройстве меняются местами суммирующие и вычитающие входы блоков 7 и 8 подсчета единиц.

Кроме тогб, для повышения быстродействия устройства для групп информационных входов, имеющих К-(ы)тоЙК J ((сД modK, целесообразно с входом соответствующего элемента И 18.i 19.1 соединять выход делителя 4 или 5 соответственно с коэффициентом деления, равным CK-(M)modKg, при этом на соответствующие информационные входы 23.i и 23.(2P+R+1) подается входной код в инверсном виде, а на информационные входы

23.(P+i) и 23.(2Р+1) — в прямом, а в счетчике 6 код начального состояния изменяется на код

q = с1 + (n,+ и .))modK, 1 а q.= (и; )modK, = -(n „, )modK + К, При этом в процессе пересчета содержимого блоков 7 и 8 в счетчик 6 из-за уменьшения коэффициента деления делителей 4 и 5 их обнуление будет происходить быстрее.

Для осуществления подсчета числа единиц входного кода по модулю К на управляющий вход 24 делителей 4 и 5 подается единичный сигнал, при этом на все выходы делителей 4(5) одновре— менно транслируются тактовые импульсы и пересчет содержимого блоков подсчета единиц в счетчик 6 осуществляется с коэффициентом, равным единице.

В результате по окончании цикла работы на выходах 25 будет код остатка по модулю К числа .единиц на входах 23 устройства. В этом режиме предлагаемое устройство работает примерно вдвое быстрее, чем известное.

Формула и з обретения

Устройство для преобразования двоичного кода по модулю К, содержащее генератор тактовых импульсов, выход которого подключен к тактовому!

587б42 ч входу первого делителя частоты, первому прямому входу первого элемента И и тактовому входу многоканального преобразователя параллельного кода в последовательности импульсов, (2Р +

+ 2R + 2) групп информационных входов которого (P, R x 2)являются одноименными входами устройства, счетчик по модулю К, выходы которого являются ин-!О формационными выходами устройства, первая группа блоков подсчета единиц по модулю К, первый выход i-ro блока подсчета единиц по модулю К (i = I,Р) первой группы соединен с первым входом i-го элемента И первой. группы, выход которого подключен к первому входу i-го элемента ИЛИ первой группы, второй выход i-ro блока подсчета единиц по модулю К соединен с i-м входом второго элемента И и (i+I)-м входом j-го элемента И (i (j (P) первой группы, выход окончания работы многоканального преобразователя параллельного кода в после- 2э довательности импульсов подключен к входу триггера, выход которого соединен с вторым прямым входом первого элемента И,(Р+!)-м входом второго элемента И и входом обнуления первого 30 делителя частоты, управляющий вход которого являешься управляющим входом устройства, выход первого элемента ИЛИ подключен к информационному входу первого делителя частоты, i-й выход которого соединен с (i+!)-м входом i-го элемента И первой группы, выход i ão элемента ИЛИ первой группы соединен с первым входом i-го блока подсчета единиц по модулю К 40 первой группы, выход второго элемента И соединен с инверсным входом первого элемента И, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в устройство вве- 45 дены вторая группа блоков подсчетаединиц по модулю К, вторая группа элементов ИЛИ, вторая и третья группы элементов И,.третий — пятый элементы И, второй — четвертый элементы

ИЛИ и второй делитель частоты, управляющий вход которого подключен к управляющему входу устройства, тактовый вход второго делителя частоты объединен с первым прямым входом третьего элемента И и подключен к вы- ходу генератора тактовых импульсов, первый выход 1-ro блока подсчета единиц по модулю К (1=!,R) второй группы с;единен с первым входом 1-го элемент;. И второй группы, выход которого подключен к первому входу 1-го элемента ИЛИ второй группы и 1-му входу второго элемента ИЛИ, выхоц которого соединен с информационным входом второго делителя частоты, 1-й выход которого подключен к (1+!)-му входу

1-го элемента И второй группы, выход

1-го элемента ИЛИ второй группы подключен к первому входу 1-ro блока подсчета единиц по модулю К второй группы, второй выход которого соединен с 1-м входом четвертого элемента

И и (1+!)-м входом m-ro элемента И второй группы (1 < m < R), вход обнуления второго делителя частоты объединен с вторым прямым входом третьего элемента И и (R+!)-м входом четвертого элемента И и подключен к выходу триггера, третий прямой вход третьего элемента И объединен с первым входом пятого элемента И и подключен к выходу второго элемента И, выход четвертого элемента И соединен с третьим прямым входом первого элемента И, инверсным входом третьего элемента И и вторым входом пятого элемента И, выход которого является выходом окончания работы устройства, i-й и (P+i)-й информационные выходы многоканального преобразователя параллельного кода в последовательности импульсов подключены соответственно к прямому входу i-го и инверсному входу (P+i)-го элементов И третьей группы и к инверсному входу i-го и прямому входу (P+i)-го элементов И третьей группы, выходы которых соединены с вторыми входами 1-х соответственно блока подсчета единиц по модулю К первой группы и элемента ИЛИ первой группы, (2Р+1)-й и (2P+R+1)-й информационные выходы многоканального преобразователя параллельного кода в последовательности импульсов подключены соответственно к прямому входу (2Р+1)-ro и инверсному входу (2P+R+1)-го элементов И третьей группы и к инверсному входу (2Р+1)-го и прямому входу (2P+R+1)-го элементов И третьей группы, выходы которых соединены с вторыми входами 1-х соответственно блока подсчета единиц по модулю К второй группы и элемента

ИЛИ второй группы, (2P+2R+I)-й и (2P+2R+2)-й информационные выходы многоканального преобразователя парал1587642

12

11 лельного кода в последовательности импульсов подключены соответственнс к прямому входу (2Р+2К+1)-го и инверсному входу (2P+2R+2)-го элементов И третьей группы и к инверсному входу (2P+2R+1)-ro и прямому входу (2Ф+2К+2)-ro элементов И третьей гр ппы, выходы которых соединены с, первыми входами соответственно третьего и четвертого элементов ИЛИ, вы1 ходы первого и третьего элементов И

5 подключены к вторым входам соответственно третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с суммирующими и вычи тающими входами счетчика по модулю К.

1587642

fj ЯР+

+ И+ )

gg.(tA Я+У 3,(Н +

+Я i1)

$3.(1P+

+й)

t3.ÈÂ рМ)

Составитель О. Ревинский

Редактор С.Пекарь Текред Л.Сердюкова Корректор M.Èàðoøè

Заказ 2427 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент" г. Ужгород, ул. Гагарина, 101