Дельта-модулятор

 

Изобретение относится к вычислительной технике и технике связи. Его использование в системах передачи аналоговых сигналов позволяет расширить область применения за счет обеспечения возможности формирования характеристики компрессии требуемого вида. Дельта-модулятор содержит компаратор 1, триггер 2, цифровой анализатор 3 дельта-последовательности, счетчики 4, 5 импульсов, элемент 6 эквивалентности, блок 9 управления счетом, реверсивный счетчик 10, цифровой интегратор 14, цифроаналоговый преобразователь 15 и источник 16 постоянного кода. Благодаря введению управляемых дешифраторов 7, 8 и кодопреобразователей 11-13 в дельта-модуляторе можно реализовать такую характеристику компрессии, которая позволяет непосредственно преобразовывать выходной сигнал дельта-модулятора, например, в стандартный ИКМ-сигнал. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (1Е (11) (51)5 H 03 M 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4415634/24-24 (22) 26.04.88 (46) 23.09.90. Бюл. Р 35 (71) Рижский политехнический институт им. А.Я.Пельше (72) К.С.Комаров, Г.Н.Котович, А.А.Пундурс и В.В. Хофмаркс (53) 621.376.56(088,8) (56) Патент США У 3628148, кл. Н 03 К 13/22, 1971, Авторское свидетельство СССР

9 11442299332211, кл. Н 03 M -3/02, 1987.

Авторское свидетельство СССР

1Ф 1197088, кл. Н 03 М 3/02,,1984. (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к вычисли- тельной технике и технике связи. его использов ание в системах передачи аналоговых сигналов позволяет расширить об2 ласть применения за счет обеспечения возможности формирования характеристю. ки компрессии требуемого вида. Дельтамодулятор содержит компаратор 1, триггер 2, цифровой анализатор 3 дельтапоследовательности, счетчики 4,5. импульсов, элемент 6 эквивалентности, блок 9 управления счетом, реверсивный . счетчик 10, цифровой интегратор 14,, цифроаналоговый преобразователь 15 и источник 16 постоянного кода. Благодаря введению-управляемых дешифраторов

7,8 и кодопреобразователей 11-13 в дельта-модуляторе можно реализовать такую характеристику копрессии, которая позволяет непосредственно преобра" зовывать выходной сигнал дельта-моду.-. Е лятора, например, в стандартный ИКИсигнал. 1 з.п.ф-лы, 4 ил.

С::

1594700

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи аналоговых сигналов.

Цель изобретения — расширение области применения путем обеспечения возможности формирования характеристики компрессии требуемого вида, На фиг.l приведена блок-схема дель-10

Та-мОдулятора; на фиг.2 — выполнение управляемого дешифратора; на фиг.3 и 4 — графики зависимости защищенности разговорного тракта и характеристики

Компандирования (компрессии).

Дельта-модулятор содержит компаратор 1, триггер 2, цифровой анализатор З,дельта-последовательности, первый и второй счетчики 4 и 5 импульсов, элемент 6 эквивалентности, первый и второй управляемые дешифраторы 7 и 8, блок 9 управления счетом, реверсивный счетчик 10, с первого по третий кодопреобразователи 11-13, цифровой интегратор 14, цифроаналоговый преоб- 25 разователь (UAII) 15 и источник 16 постоянного кода, На фиг.l обозначены информационный и тактовый входы )7 и 18.

Цифровой анализатор 3 дельта-по- 30 следовательности может быть реализован на регистре 19 сдвига, элементах

И 20 и элементе ИЛИ 21.

Хправляемый дешифратор 7(8) содер— жит (фиг.2) сумматоры 22 по модулю два и элемент И 23. На фиг.2 обозначены первые и вторые входы 24 и 25.

Блок 9 управления сче еом содержит буферный регистр, элемент НЕ и два 40 элемента И. Блок 9 в зависимости бт сигналов на информационных входах

По сигналу на разрешающем входе формирует на своих выходах импульсы, управляющие работой реверсивного счетчика 10. Так, если на информационных входах блока 9 — нулевые сигналы, короткий единичный импульс формируется на его первом выходе (т.е. на вычитающем входе счетчика 10), Если на 0 обоих информационных входах блока 9 единичные сигналы, то та.:кой же импульс формируется на его втором выкоде (т.е. на суммирующем входе счетчика 10).Если на информационных вхо55 цах блока 9 присутствует комбинация 10 (комбинация 01 невозможна), то на выходах блока 9 сигналы отсутст-. вуют.

Цифровой интегратор 14 содержит арифметико-логический блок и буферный регистр. Кодопреобразователи 1113 реализуются на программируемых

ПЗУ.

Дельта-модулятор работает следующим образом.

Аналоговый сигнал u(e) поступает с входа 17 на первый вход компаратора 1 и сравнивается по величине с вы" ходным сигналом ЦАП 15. В случае, когда. величина II(t) превышает величину выходного напряжения ЦАП 15, на выходе компаратора 1 формируется логическая "1", в противном. случае на выходе компаратора 1 появляется логический "0". Двухуровневый сигнал с выхода компаратора 1 с приходом с входа 18 импульса тактовой последовательности записывается в триггер 2, а затем с приходом последующих импульсов тактовой последовательности записывается в регистр 19 сдвига анализатора 3 и последовательно продвигается по его разрядам. Фрагмент цифрового сигнала, записанный в регистр 19 сдвига, анализируется элементами И 20 и элементами ИЛИ 21 на предмет наличия в нем двух- и более элементных пачек символов. В этом случае, когда в дельта-последовательности присутствуют однотипные символы (пачки символов) 00 или 11, на выход цифрового анализатора 3 разрешается проключе.-, ние очередного импульса .тактовой последовательности. Если значения символов в дельта"последовательности не совпадают, то на выходе анализатора 3 присутствует логический "0".

Первым счетчиком 4 производится подсчет импульсов с выхода анализатора 3, на некотором интервале Т, формируемом источником 16 постоянного кода, элементом 6 эквивалентности и вторым счетчиком 5. Это происходит следующим образом. Второй счетчик 5 производит подсчет импульсов тактовой последовательности до тех пор, пока двоичное число на его выходе не совпадает с двоичным числом на выходе источника 16. При совпадении этих чисел на выходе элемента 6 эквивалентности формируется единичный логический потенциал, который поступает на установочные входы первого и второго счетчика 4 и 5, сбрасывая их в начальное (например, нулевое) состояние и определяя тем самым начало нового ин1594700 6

Алгоритмы работы кодопреобразова" телей 11-13 не влияют на общий алгоритм работы дельта-модулятора, .а лишь позволяют формировать требуемые в каждом конкретном случае характеристики дельта-модулятора; его динамический и частотный диапазоны, форму характеристики компандирования и т.д.

В общем случае алгоритмы работы кодо10 преобразователей 11-13 могут задаваться (программироваться) пользователем перед включением дельта-модулятора в какую-либо цифровую систему. Третий кодопреобразователь 13 формирует за15 висимость между двоичным числом на выходе реверсивного счетчика 10 и

ы- двоичным числом, отображающим шаг квантования. Число, формируемое на

20 его выходах и отображающее фактически величину шага квантования, поступает на информационные входы цифрового интегратора 14, на выходе которого и под действием ДИ-сигнала по знаковому

25 входу и стробирующей последовательнос" ти тактовых импульсов по тактовому входу формируется двоичное число,про-. порциональное аппроксимирующему сиг-, налу (отображающее его). Преобразова30 ние этого числа в уровень напряжения производится при помощи ЦАП 15.

Существенным моментом в алгоритме ,1 работы дельта-модулятора является следующее, Двоичное число с выхода реверсивного счетчика 10 применяется не только для формирования шага квантования, а используется также для управления первым 7 и вторым 8 управляемыми дешифраторами. Из описания алго40 ритма работы очевидно, что число на тервала Т . В течение времени между каждыми двумя импульсами на выходе элемента 6 эквивалентности первый счетчик 4 отсчитывает импульсы, поступившие на его информационный вход с выхода анализатора 3. Таким образом, двоичное число на выходах счетчи ка 4 по окончании каждого интервала

Т пропсрционально плотности цифрово

ro ДМ-потока Y(+) (т.е. соотношение числа единичных и нулевых символов в пачках ДМ-сигнала). Это двоичное число поступает на первые входы первого и второго управляемьх дешифрато ров 7 и 8 °

Оба управляемых дешифратора 7 и 8 построены таким образом, что на их в ходах формируются уровни логической

"1" в случае, когда на их первые.вхо ды поступает комбинация символов, эа данная (постоянно присутствующая) на их вторых входах в обратном (инверсном) коде. Например, управляемы дешифратор 7 (8) выделяет (путем фор мирования "1" на своем выходе ) ком бинацию 111001, если на соответствую щих вторых его входах присутствует инверсная комбинация 000110.

Блок 9 управления счетом на протя женин интервала анализа Т анализиру

С1 ет сигналы с выходов первого 7 и вто рого 8 управляемых дешифраторов и фо мирует на своих выходах сигналы управления реверсивным счетчиком 10.

Если за время Тс, на выходе первого д шифратора 7 не было логической "1", то по окончании интервала.Тд реверсивный счетчик 10 уменьшает свое состояние (двоичное число на своих выходах) на единиц . Соответственно, если за время Т логическая "1" поС( явилась на выходах первого 7 и второго 8 управляемых дешифраторов, то по окончании Т реверсивный счет45 чик 10 увеличивает свое состояние на единицу. Если за время Т заданная комбинация была выделена только первым управляемым дешифратором 7, то реверсивный счетчик 1О по окончании интервала анализа Т не изменяет своего состояния.

Двоичное число с выхода реверсив,— ного счетчика 10 поступает на входы первого, второго и третьего кодопресбразователей 11-13, формируя на выходе каждого из этих блоков двоичные комбинации, определяемые заданными алгоритмами их работы. выходе реверсивного счетчика 1О определяется параметрами цифрового сигнала Y(t) с выхода дельта-модулятора, а следовательно, изменяется при изменении входного сигнала U(t). Каждой двоичной комбинации на входах первого 11 и второго 12 кодопреобразователей поставлены в соответствие другие кодовые комбинации (устанавливаемые пользователем в зависимости от требуемых характеристик), определяющие дгоичные числа, выделяемые первым 7 и вторь.м 8 управляемыми дешифраторами. Таким образом, характеристики входного сигнала дельта-модулятора

U(t) в процессе его работы определяют не только физические параметры (в частности, величину. шага квантования), но и сами критерии, по которым про1594700 исходит адаптация этих физических параметров.

Запрограммировав определенным образом первый 11 и второй 12 кодопреобраэователи, можно сформировать .тре5 буемую форму характеристики компанди рования, например, приведенные на фиг„3 и 4 вариант зависимости защищенности разговорного тракта А (логарифмического1 отношения сигнал/шум) от уровня входного сигнала Y и соответствующая этому случаю характеристика компандирования дельтамодулятора. Такие зависимости могут быть сформированы путем задания прямой пропорциональной зависимости между кодовыми комбинациями на входах и выходах первого и второго кодопреобразователей 11 и 12. .Представленные характеристики (фиг.З и 4) позволяют с минимальными аппаратурными затратами (на уровне линейных систем) производить преобразование ДМ-сигнала Y(t) с выхода дельтамодулятора в стандартный ИКМ-сигнал. 35

Аналогичным образом могут быть сформированы и другие характеристики, оптимальные для каких-либо конкретных ситуаций.

Фо р мул а и з о бр е те ни я

1. Дельта-модулятор, содержащий компаратор, первый вход которого является информационным входом дельтамодулятора, а выход соединен с информационным входом триггера, выход кото" рого подключен к информационному входу цифрового анализатора дельта-последовательности, знаковому входу цифрового интегратора и является выходом дельта-модулятора, выход цифрового анализатора дельта-последовательности соединен со счетным входом первого счетчика импульсов, источник постоянно4 го кода, выходы которого подключены к первым входам элемента зквивалентнос" ти, выход которого соединен с входами обнуления первого и второго счетчиков импульсов и разрешающим входом блока управления счетом, первый и второй выходы которого подключены к вы" читающему и суммирующему входам ре" версивного счетчика, выходы цифрового интегратора соединены с входами цифроаналогового преобразователя, выход которого подключен к второму входу компаратора, выходы второго счетчика импульсов соединены с вторыми входами элемента эквивалентности, тактовые входы триггера, цифрового анализатора дельта-последовательности и цифрового интегратора объединены со счетным входом второго счетчика импульсов и являются тактовым входом дельта-модулятора, о т л и ч а ю— шийся тем, что, с целью расширения области применения путем обеспечения воэможности формирования харак-. теристики компрессии требуемого вида, в дельта-модулятор введены управляе-. мые дешифраторы и кодопреобразователи, выходы первого счетчика импульсов соединены с первыми входами первого и второго управляемых дешифраторов, выходы которых подключены к первому и второму информационным входам блока управления счетом, выходы реверсивного счетчика соединены с входами пер" воro-третьего кодопреобразователей, выходы первого и второго кодопреобразователей подключены к вторым входам одноименных управляемых дешифраторов, выходы третьего кодопреобразователя соединены с информационными входами цифрового интегратора.

2. Дельта-модулятор по п,1, о т— л и ч а ю шийся тем, что управляемый дешифратор выполнен на элемен те И и сумматорах по модулю два, первые и вторые входы которых являются одноименными входами дешифратора, выходы сумматоров по модулю два соединены с входами элемента И, выход которого является выходом дешифратора.!

594700

0115 О Z5 05

1594700

« (»

I

I

I

1 !

0 О.125 025 0,5

Фиг,4

Составитель О.Ревинский

Техред Л.Олийнык Корректор О,Ципле

Редактор О.Юрковецкая

Заказ 2838 Тираж 659 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5,Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101