Цифровой вероятностный фильтр
Изобретение относится к цифровой обработке сигналов и может быть использовано при построении цифровых формирующих фильтров с заданным частотными свойствами. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что в состав фильтра входят генератор 1 тактовых импульсов, распределитель импульсов 2, преобразователи 3 код-число импульсов, элемент ИЛИ 4, делитель частоты 5, аналого-цифровой преобразователь 6, группа 7 регистров сдвига, элементы задержки 8, 9, мультиплексор 10, вероятностный двоичный элемент 11, блок 12 постоянной памяти, элемент Эквивалентность 13, интегратор 14. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„Я0„„1617448
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н А BTOPCKOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ
flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4616526/24 (22) 05 ° 12.88 (46) 30,12.90. Бюл.N - 48 (72) А. С. Анишин (53) 681. 32 (088. 8) (56) Авторское свидетельство СССР
У 480081, кл. G 06 F 15/36, 1973.
Авторское свидетельство СССР
И 1252918, кл. С 06 F 15/353, .Н 03 Н 17/06,- 1985. (54) ЦИФРОВОЙ ВЕРОЯПЮСТНЫИ ФИЛЬТР (57) Изобретение относится к цифровой обработке сигналов и может быть использовано при построении цифровых (5))5 С 06 F 15/353 Н 03 Н 17/04
2 формирующих фильтров с заданным частотными свойствами. Цель изобретения — упрощение устройства. Поставленная цель достигается эа счет того, что в состав фильтра входят генератор 1 тактовых импульсов, распределитель импульсов 2, преобразователи
3 код — число импульсов, элемент ИЛИ
4, делитель частоты 5, аналого-цифровой преобразователь 6, группа 7 регистров сдвига, элементы задержки
8, 9, мультиплексор 10, вероятностный двоичный элемент 11, блок 12 постоянной памяти, элемент 13 эквивалентности, интегратор 14. 2 ил.
1617448
Изобретение относится к цифровой обработке сигналов и может быть использовано при построении цифровых формирующих фильтров с заданными частотными свойствами.
Цель изобретения — упрощение устройства.
На фиг. 1 представлена функциональная схема цифрового вероятностно- 10 го фильтра; на фиг. 2 — структурная схема распределителя импульсов.
Цифровой нероятностный фильтр содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, 15 группу преобразователей 3 код-число, элемент ИЛИ 4, делитель 5 частоты аналого-цифровой преобразователь 6, группу регистров 7 сдвига, элементы
8 и 9 задержки, мультиплексор 10, вероятностный двоичный элемент 11, блок 12 постоянной памяти, элемент
13 эквивалентности и интегратор 14.
Распределитель 2 импульсов состоит из счетчика 15 импульсов и де- 25 мультиплексора 16.
Цифровой вероятностный фильтр работает следующим образом.
Алгоритм работы цифрового фильтра основан на скользящем суммировании, 30
< (и) =,: с„. х (и-k) к-< с некоторым весом C x, k = 1 N, определяющим ядро сглаживания в соот- ветствии с заданной перепаточной функцией фильтра.
Поток тактовых импульсов с часто той F, с выхода генератора 1 поступает на вход распределителя 2, кото- 40 рый формирует N неперекрывающихся во времени последовательностей импульсов с одинаковыми частотами F 1 =
= F = —, i = 1,N. Эти последоваF< р < °
45 тельности импульсов поступают на первые входы соответствующих преобразователей 3.
Центрированный входной процесс
x(t)q подлежащий фильтрации, поступает на вход преобразователя 6. В тактовые моменты времени $nj
= ht n, n = 00, 1,2,..., где
Й N
2 —, определяемые импульсами деF<
55 лителя 5 частоты с коэффициентом деления М = 2, преобразователь 6 вы0 рабатывает (1+1) -разрядные двоичные цифровые отсчеты х г1, у которого один разряд является знаковым. За время N gt, являющееся переходным режимом, регистры сдвига группы 7 заполняются И цифровыми отсчетами х,п), n = 1,N. В дальнейшем прием новьж (N+1)-го, (N+2)-го и т.д. цифровых отсчетов приводит к потере (сбросу)
1,2-ro и т.д. отсчетов. Поэтому работу фильтра рассматривать н установившемся режиме, т.е. спустя N тактов с момента его включения. .Предварительно н блок постоянной памяти 12 по адресам k = 1 N заносят двоичные коды весовых коэффициентов C x, k = 1,N.
С помощью группы преобразователей
3 N цифровых отсчетов xnan-kj, k = 1,N, находящихся в регистрах сдвига 7 преобразуются в N неперекрывающихся числоимпульсньж кодов, размещенных на общем интервале gt. С помощью элемента ИЛИ числоимпульсные коды объединяются в общую последовательность импульсов.
По текущему < коду k счетчика распределителя 2 импульсов, принимающему на интервале ныборки ДТ последовательные значения от 0 до N-1, нп выход блока постоянной памяти 2 вызывается двоичный код весоного коэффициента ОzС е1, задающий вероятность пропускания двоичным элементом
11 импульса его опроса. Одновременно знаковый разряд коэффициента С<, предъявляется на вход элемента 13 эквивалентности 13, на другой вход которого по адресному коду k с помощью мультиплексора 10 предъявляется знак цифрового отсчета х (n-kg . Результат
Z перемножения знаков в виде двоична уровней(0,1) с выхода элемента 13 эквивалентности поступает на знаковый вход интегратора 14. Импульсы опроса с выхода элемента ИЛИ 4 через элемент задержки 9, задающий время ожидания перенастройки вероятностного двоичного элемента 11, с вероятностью Р = С<, проходят на информационный вход интегратора, увеличивая (Z = 1) или уменьшая (Z = О) его содержимое на единицу.
В течение интервала выборки 5 t все импульсы числоимпульсных кодов N цифровых отсчетов х п-kj, k = 1,N подвергаются случайным испытаниям, заключающимся в пропускании их на выход вероятностного двоичного элемента 11 с вероятностью P < = Cx иэ5 161 меняемой синхронно с порядковым номером k обрабатываемого цифрового отсчета х (и-k) . Математическое ожидание числа импульсов k-го числоимпульсного кода, которые проходят на выход вероятностного двоичного элемента за время gt составляет
С „х (и-k) .
При этом необходимое быстродействие вероятностного двоичного элемента 11 (определяемое минимальным периодом его опроса, при котором случайные двоичные исходы независимы) и не выше быстродействия вероятностных двоичных элементов фильтра-прототипа и равно Е . Существую1.( шая в предложенном фильтре положительная корреляция случайных испытаний, проводимых на интервале N/Р1 существования элемента (импульса) N числоимпульсных кодов не ухудшает точностных характеристик вероятностного фильтра. !
Импульс с выхода делителя частоты 5 определяет начало нового интервала g t. Воздействуя на вход синхронизации преобразователя 6, он формирует новый цифровой отсчет x(nJ .
Спустя небольшое время, заданное элементом 8 задержки, осуществляется сдвиг информации в группе регистров
7 и фиксируется двоичный код выходного цифрового отсчета оп, подготавливая интегратор 14 к новому циклу накопления.
Формула и з обретения
Цифровой вероятностный фильтр, содержащий интегратор, элемент эквивалентности, вероятностный двоичный элемент, элемент ИЛИ, К (К вЂ” порядок фильтра) преобразователей код-число импульсов, группу регистров сдвига, первый элемент задержки, делитель частоты, аналого-цифровой преобразоВатель, счетчик, демультиплексор и генератор тактовых импульсов, выход которого подключен к информацион7448
40 подключен к выходу К-ro преобразователя код-число импульсов, информационный выход счетчика подключен к управляющему входу мультиплексора и адрес". ному входу блока постоянной памяти, знаковый и информационный выходы которого подключены соответственно к второму входу элемента эквивалентности и входу задания вероятности вероятностного двоичного элемента, выход знакового разряда К-го регистра сдвига группы подключен к К-му информационному входу мультиплексора.
35 ному входу демультиплексора и счетному входу счетчика, информационный выход которого подключен к управляющему входу демультиплексора, К-й (К = 1,K) выход которого подключен к тактовому вхолу К-ro преобразователя код-число импульсов, а К-й выход,демультиплексора подключен к тактовому входу делителя частоты, выход которого подключен к тактовому входу аналого-цифрового преобразователя и входу парного элемента задержки, выход которого подключен к тактовым входам регистров сдвига группы и входу обнуления интегратора, выход которого является информационным выходом фильтра, информационным входом которого является информационный вход аналого-цифрового преобразователя, выход которого подключен к информационному входу первого регистра сдвига группы, выход К-го регистра сдвига которой подключен к информационному входу К-ro преобразователя кадчисло импульсов, о т л и ч а,ю щ и йс я тем, что, с целью упрощения, он содержит второй элемент задержки, блок постоянной памяти и мультиплексор, выход которого подключен к первому входу элемента эквивалентности, выход которого подключен к знаковому входу интегратора, информационный вход которого подключен к выходу вероятностного двоичного элемента, тактовый вход которого подключен к выходу второго элемента задержки, вход которого подключен к выходу элемента ИЛИ, К-й вход которого
1617448
Составитель А.Баранов
Техред Л.Олийнык Корректор Т.Малец
Редактор Л.Пчолинская
Тираж 566
Заказ 4119
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101