Устройство для цифровой фильтрации

 

Изобретение относится к вычислительной технике, предназначено для вычисления дискретного преобразования Фурье (ДПФ) и процедуры цифровой фильтрации. Целью изобретения является упрощение устройства путем использования неизменяемых значений весовых коэффициентов. Устройство цифровой фильтрации содержит блок 2 памяти, коммутатор 4, умножители 6.1 - 6(N - 1), регистры 7.1 - 7(N - 1) и 9.1 - 9(N - 1) групп, сумматоры 8.1 - 8(N - 1) группы, регистры 10 и 12, сумматоры 17 и 14, генератор 13 тактовых импульсов, блок 15 управления, блок 16 элементов И. Входные отсчеты поступают непрерывным потоком на вход устройства с частотой генератора 13. Переупорядоченная блоком 2 информация через коммутатор 4 поступает на первые входы соответствующего умножителя 6. Блок 15 управления формирует требуемые последовательности управляющих и синхронизирующих сигналов для работы устройства. На вторые входы умножителей 6 поступают значения поворачивающих множителей W 1, W 2, W 4, W 3 соответственно, которые не изменяются на протяжении ДПФ. При работе устройства в режиме цифрового фильтра на вход блока 15 задается сигнал логического О, разрывающий обратную связь между выходом сумматора 8 (N-1) и) и входом регистра 7.1, а также на управляющий вход коммутатора 4, разрешая прохождение информации со входа на выход устройства минуя блок 2 памяти. Блок управления сигналом разрешения управляет регистрами 9.N - 1, сигналом запрещения операции суммирования управляет регистрами 9.N - 1. При этом на второй вход умножителя 6.I постоянно поступает коэффициент H(N - 1). Вычисление происходит непрерывно. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И OTHPblTHSIM

ПРИ ГКНТ СССР

1 (21) 4446105/24-09 (22) 24.05.88 (46) 07.07.90. Бюл. № 25 (71) Житомирский филиал Киевского политехнического института им.50-летия

Великой Октябрьской социалистической революции (72) Ю.С.Каневский и Д.В.Корчев (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 1!96894, кл. Н 03 Н 17/04, 1984. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ (57) Изобретение относится к вычислительной технике, предназначено для вычисления дискретного преобразования

„„SU„„1577072 А1 (g1)g Н 03 Н 17/04, G 06 F 15/332

Фурье (ДПФ) и процедуры цифровой фильтрации. Целью изобретения является упрощение устройства путем использования неизменяемых значений весовых коэффициентов. Устройство цифровой фильтрации содержит блок 2 памяти, коммутатор 4, умножители 6,16.N-1, регистры 7.1-7.N — 1 и 9.19. N — 1 групп, сумматоры 8. 1-8. N- 1 группы, регистры 10 и 12, сумматоры

17 и 14, генератор 13 тактовых импульсов, блок 15 управления, блок 16 элементов И. Входные отсчеты поступают непрерывным. потоком на вход устройства с частотой генератора 13.

Переупорядоченная блоком 2 информа

1577072

1О

F "{1)

F (2)

F (3)

Р (4) 1 Х Ь 4

w w w w

w w1 w+ w 2 3 1 2 а (1) а (2) а (3) (5) а" (п) 1 ия через коммутатор 4 поступает на

Первые входы соответствующего умножителя 6. Блок 15 управления формирует требуемые последовательности управляющих и синхронизирующих сигналов для работы устройства. На вторые входы умножителей 6 поступают значения поворачивающих множителей И, т.т2 тл 4 3

Ы, W,,И соответственно, которые не изменяются на протяжении ДПФ. При работе устройства в режиме цифрово( г о фильтра.на вход блока 15 задается с.пенал логического О, разрывающий

Изобретение относится к вычислительной технике, предназначено для 2О вычисления дискретного преобразования

Фурье и,процедуры цифровой фильтрации и может быть использовано в системах цифровой обработки сигналов. Цель изобретенйя — упрощение уст- 25 ройства путем использования неизменяеМых значений весовых коэффициентов. . На фиг. 1 приведена электрическая структурная схема устройства для цифровой фильтрации; на фиг, 2 — времен- 30 н е диаграммы, поясняющие работу блока управления, на фиг. 3 — электрическая структурная схема блока управления.

Устройство для цифровой фильтрации содержит вход 1, блок 2 памяти, выход 3 коммутатора, коммутатор 4, входы 5.t-5.N-1.задания весовых коэффициентов, умножители 6.1-6.N-1, регистры 7.1-7.N-1 первой группы, сум- 40 маторы 8.1-8.N-1.группы, регистры

9.1-9.N-1 второй группы, первый регистр 10, вторые сумматор и регистр

11 и 12, генератор 13 тактовых им- пульсов, второй выход 14, блок 15 45 управления, блок 16 элементов И, лер вый сумматор 17, первый выход 18, вход 19 задания режима, управляющий вход 20, первый тактовый выход 21, второй выход 22, первый выход 23, Ь 5О адресный выход 24, третий выход 25, второй тактовый выход 26, вход 27 блока управления.

Блок 15 управления содержит счетчики 28 и 29, дешифратор 30, инверторы 31, элементы И 32 и элемент ИСКЛЮ55

ЧАЮЩЕЕ ИЛИ 33.

Работа устройства при вычислении дискретного преобразования Фурье. обратную связь между выходом сумматора 8.N-i и входом регистра 7.1, а также на управляющий вход коммутатора 4, разрешая прохождение информации со .входа на выход устройства минуя блок 2 памяти . Блок управления сигналом разрешения управляет регистрами 9 ° N-1, сигналом запрещения операции суммирования управляет регистрами 9 ° N-1. При этом на второй вход умножителя б.i постоянно поступает коэффициент h.N-1. Вычисление происходит непрерывно. 3 ил.

Устройство вычисляет следующее выражение:

N-I

F (К) =:Х a (n)W „, К= O,N — 1, (1) ь-О

Nг где а (и) — элементы исходного дейст-. вительного вектора а „1 размерности N

F (К) — элементы выходного вектора коэффициента Фурье размерности N весовые коэффициенты и

W = е1Я; j = -1;

m — номер входной последовательности; — размерность преобразования, заданная простым числом.

Выражение (1) можно записать в слецующем виде:

F (О) = а (п); (2) пМ

F (К) = а (О) +F (К), К = I,N-i,(3) где F (К) определяется выражением

Я-!

Р (К) = à (n)W„, К = 1,N-1. (4) к т

Записывают выражение (4) в матричном виде для К = 5 с приведенными по модулю 5 индексами

Выполняя соответствующие перестановки входных и выходных. данных, получают

157

W1 W2- W4 W3 а (1) W2 WÔ W3 И t ап1(2)

W W W W а (4) F (2)

F (4) (6) Г (3) WÇ W И1 И4 аа(3) Матрица поворачивающих множителей в выражении (6) имеет циклическую структуру. Данное свойство позволяет значительно упростить алгоритмы формирования поворачивающих множителей и снизить аппаратурные затраты.

Коэффициенты Фурье после вычисления выражения (6) определяются согласно выражениям (2) и (3). Аналогичные преобразования можно получить для любых N-точечных ДПФ при простом N.

Для действительных входных данных выражение (1) записывается в виде

7072

6 ры записывается положительным фронтом синхросигнала. На вход 19 подается верхний логический уровень, который разрешает прохождение информации с первого входа коммутатора 4 на его выход, а также прохождение информации через блок 16.

Входные отсчеты поступают непрерывным потоком на вход 1 устройства с частотой генератора 13. На входе устройства поток нходных данных имеет вид ... а (3), а " - (4), а(0), а (1), а (2), ап1(3), а п1(4), а (О), Блок 2 памяти принимает входные отсчеты и через коммутатор 4 выдает их на выход 3 в последовательности вида

20 ... а (n), а (3), а (0), a" (1), ап1(2), а (4), а (3), а (О), а1п" (1)

М-1

ReF (К) =;> à (n) ReW м п0

М-1 пК

ImF (К) =;о à (n) ImW „ (7) (8) и-0

Преобразуя выражение (7) и (8) к ви— ду (3), получают

30 (K) = à (o) + ReF (К); (9) ImF (К) = ImF (K), (10) Для действительных и мнимых частей

F (K) выражений (9) и (10) можно записать

М-1

ReF (К) = K à (и) КеИ м; нImF (К) = 2 а (n)ImW„ и-1 (12) 40

50

Выражения (11) и (12) приводят к виду (6) с циклической матрицей (ReW H )или(ТлчИ м ).

Разница между вычислением выражений (11) и (12) состоит в том, что при вычислении выражения (11) на вторые входы 5 ° 1-5.N-1 умножителей 6.1—

6.N-1 подаются действительные части, а при вычислении выражения (12) мнимые. Порядок следования входных и выходных данных и весовых коэффициентов для выражений (11) и (12) иден тичен. Поэтому считают F (n), F (К), rlk

W < действительными числами.

Рассмотрим на примере вычисление одной из частей спектра устройством для N = 5. Информация во все регистПереупорядоченная блоком 2 информация через коммутатор 4 поступает на первые входы умножителей 6.i.

Блок 15 управления формирует требуемые последовательности управляющих и синхронизирующих сигналов для работы узлов устройства.

На вторые входы 5.i умножителей

6.i поступают значения понорачинающих множителей И, W,,W, W соот- "

1 2 ф 3 ветственно, которые не изменяются на протяжении вычисления ДПФ.

Первый такт. Регистры 7.i предварительно обнулены. На выходе 3 установлено значение а (1). В этом такте второй сумматор 11 передает значение информации с второго входа на выход по команде блока 15.

Результаты на выходах умножителей

6..1, 6.2, 6.3, 6.4 будут равны соответственно à (1) V ., ап1(1) W, à (1)W а (1) W . Поскольку в регистрах 7. i записаны нули, то результаты на выходах сумматоров 8.1, 8.2, 8.3, 8.4

1 будут соответственно равны à (1)W п1 (1 ) W п1(1 ) W п1 (1 ) W 3 ° положительного перепада синхросигнала в регистры 7.i будут записаны соответственно а (1)W (1)W, am(1)W, а (1)И . Во второй регистр

12 запишется значение а (1).

Второй такт. На выходе 3 установ-. лено значение ап (2). Результаты на выходах умножителей 6.1, 6.2, 6.3, 6.4 соответственно равны ап (2)И, a+(2) W, а (2) W, а (2) И . Результа1577072 ты на выходах сумматоров 8.!, 8.2, 8,3, 8.4 соответственно равнь. a (1) W +

+ а (2)Ы, а (1)W" + a (2)W a"(!)M + а (2)W4, а (1)M4 + am(2)M3 B pe гистры 7.1, 7 ° 2, 7.3 и 7.4 будут . записаны соответственно а (1)Ы +

tn Ф

+ а"(2)W +, am(1)W + a" (2)W

1ь(!)!у1 + am(2)W, am(1)M 1 + am(2)W4

Содержимым второго регистра 12 станет !0 значение а (1) + а (2). Первый регистр 10 содержимого не изменяет.

Третий такт. На выходе 8 установлено значение а (4) . Результаты на вь!ходах умножителей 6.1, 6.2, 6.3, 1

6,4 соответственно равны а" (4)W а (4) W, a (4) W4, а (4) W . Результать) на выходах сумматоров 8.1, 8.2, 8,3, 8.4 соответственно равны (1)W + a (2)!! + a (4)W a"(1)W +

+ а (2)Ч" + а (4)W, а"(1)W .+

+ à (2)W + à (4)W, à (1)W + à (2)W

+ а (3)!Р. В регистры 7.1, 7.2, 7. 3, 7,4 будут записаны соответственно

a :(1)W + am(2)W + a (4)W З, a (1)W +25

+ à (2)W + am(4)M, a (1)W +

+ а" (2) W . + a (4) M . Во второй регистр 12 запишется значение а (1) +

+ а (2) + а (4) . Первый регистр 10 содержимого не изменит. 30

Четвертый такт, На выходе 3. установлено значение а (3). Результаты на выходах умножителей 6.1, 6.2, 6.3, 6 ;.4 соответственно равны а "(3)И ", а!" (3) W, аь1(3) W4 а (3) W э. Результаты на выходах сумматоров 8.1, 8.2, 8.3, 8.4 соответственно равны а (1)W + aà(2)W4 + а (4)W + a (3)W= (2) 40 а" (1) Ъ! 4 + a (2) W + а" (4) M + а (3) W — (4) а (1)W + à (2)W + à (4)W + à (3)W (3) 3

a+(1)W + a (2)W + а" (4)W + à (3)W (1) .

На управляющие входы регистров 9.1, 9.2, 9.3, 9.4 подается сигнал разрешения записи информации по первому информационному входу. С приходом синхросигнала в регистры 9.1, 9.2, 9.3, 9.4 будут записаны соответст55 венно F (2), F (4), Р (3), F (1) . Во второй регистр 12 будет записано значение а (1) + а (2) + а (4) + а (3).

Пятый такт. На выходе 3 установлено значение а",(О). На регистры 7.1, 7,2, 7.3, 7.4, 9.1, 9.2, 9.3, 9.4 синхросигнал в этом такте не подается. На входы сброса регистров 7.1, 7.2, 7.3, 7.4 подается сигнал обнуления. Блок 15 формирует синхроимпульс для записи а (0) в первый регистр 10. С приходом положительного перепада на второй регистр 12 его содержимое будет равно а (1) + am(g) +

+ а (4) + а (3) + а (0) = Frill которое поступает на второй выход 14 устройства.

Шестой такт. Аналогичен первому такту. На выходе 3 установлено значение а"(1). Результаты на выходах умножителей 6.1, 6.2, 6.3, 6.4 соответственно равны а + (1)И, а "" (1)W, а (1)Ы, à (1)W . Результаты на выходах сумматоров 8.1, 8.2, 8.3, 8.4, соответственно равны а "(1)И", а +" (1)M, а > (1)И, а " (!)M В регистры 7.1, 7.2, 7.3, 7.4 . б дут записаны соответственно а (!)M з а "+" (l)M, à " " (1)W, à " (1)М . До прихода положительного перепада синхросигнала в течение такта на первом выходе 18 будет значение F (1)

F (1) + а при вычислении действительной части спектра. При верхнем уровне на, управляющем входе 20 вычисляются действительные составляющие спектра, а при нижнем — мнимые. При этом в первом случае первый сумматор

17 производит суммирование операндов на входе, а во втором передает на выход операнд с первого входа. Управление режимом может осуществляться аналогично входу 19.

Седьмой такт. Аналогично предыдущему такту на первом выходе 18 устрой" ства поступает значение F (3). Рабо-. та узлов устройства эквивалентна второму такту. Регистры 9.i записывают информацию с второго входа. Восьмой такт аналогичен третьему такту. С первого выхода 18 снимается значение F (4).

Девятый такт. Аналогичен четвер- тому такту. С первого выхода 18 сни(Т1 мается. значение F (2) . В дальнейшем вычисления повторяются с периодом, равным пяти тактам. При реализации процедуры цифровой фильтрации устройство должно вычислять выражение вида

Й-Й

Х(К) = X a(k-n)h(n), (13) и-a

1577072

10 где h(n) — коэффициентй импульсной характе.ристики;

a(i) — отсчеты входного сигнала.

При работе устройства в режиме

5 цифрового фильтра на вход 19 подается сигнал логического нуля, разрывающий обратную связь между выходом сумматора 8.И-1 и входом регистра 7.1.

Этот сигнал поступает на управляющий вход коммутатора 4, разрешая прохождение информации с входа 1 на выход 3, минуя блок 2 памяти. Алгоритм работы блока 15 управления в режиме цифровой фильтрации будет следующим: с первого вьжода 23 управления регистрами 9.i поступает сигнал разрешения приема информации с первого входа. 1а управляющий вход 20 поступает сигнал запрещения операции суммирования и информация с регистра 9.N — 1 через второй вход первого сумматора 17 поступает на первый выход 18.

На второй вход 5.i умножителя б.i постоянно поступает коэффициент 25

h(N-i-1) . Вычисление происходит непрерывно. В каждом такте на вход 1 устройства поступает новый отсчет входно о сигнала а(п) . С регистра

9.N-1 результат поступает на первый 30 выход 18 устройства °

Формула изобретения

Устройство для цифровой фильтрации, содержащее N 1 умножителей, первые входы которых объединены, а вторые входы являются входами задания весовых коэффициентов, группу из

N-1 сумматоров, первый вход i-го из которых, где i = 1, (N-1), соединен с выходом i-го умножителя, первую

40 группу из N-1 регистров, выход i-го из которых соединен с вторым входом

i-го сумматора группы, выход которого, кроме выхода (N-1) — го . сумматора группы, соединен с .входом (i+ 1 ) -r о

45 регистра первой группы, вторую группу иэ N-1 последовательно соединенных регистров, первый вход первого из которых соединен с общей шиной, а второй вход i-ro регистра второй. группы соединен с выходом i-го сумматора группы, блок управления, первый выход которого соединен с управляющими входами регистров второи группы, тактовые входы которых соединены с тактовыми входами регистров первой группы и с первым тактовым выходом блока управления, второй выход которого. соединен с входами сброса регистров первой группы, блок элементов И, первый вход и выход которого соединены с выходом (N-1)-го сумматора группы и входом первого регистра первой группы соответственно, и генератор тактовых импульсов, выход которого соединен с первым входом блока управления, второй вход которого является входом задания режима устройства для цифровой фильтрации и соединен с вторым входом блока элементов И, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства путем использования неизменяемых значений весовых коэффициентов, введены последовательно соединенные блок памяти и коммутатор, выход которого соединен с первым входом первого умножителя, последовательно соединенные первые регистр и сумматор, второй вход которого соединен с выходом (N-1)-го регистра второй группы, и последовательно соедииенные вторые сумматор и регистр, выход которого соединен с первым входом второго сумматора, второй вход которого сое-динен с входом первого регистра и выходом блока памяти, адресный вход которого соединен с адресным выходом олока управления, второй тактовый и третий выходы которого соединены с .тактовым входом первого регистра и управляющим входом второго сумматора соответственно, а тактовый вход второго регистра соединен с выходом генератора тактовых импульсов, причем выходы первого сумматора, второго регистра и управляющий вход первого. сумматора являются первым и вторым выходами и управляющим входом устройства для цифровой фильтрации, входом которого является вход блока памяти, соединенный с вторым входом коммутатора, управляющий вход которого соединен с вторым входом блока управления.

1577072

9ых. Л

Фиг. 3

Составитель С.Иузычук

Техред H.Äèäûê Корректор И.Муска

Редактор I. Зайцева

Заказ 1855 Тираж 662 Подписное

ННИИПИ Государс.твенного комитета по изобретениям н открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101