Многоканальный перестраиваемый цифровой фильтр

 

Изобретение относится к радиотехнике и может быть использовано для цифровой обработки сигналов. Целью изобретения является повышение быстродействия. Многоканальный перестраиваемый фильтр содержит блок 1 оперативной памяти, коммутатор 2, накапливающие сумматоры 4 и 8, блоки 5 и 6 постоянной памяти, счетчик 7 каналов, блок 9 элементов ИЛИ, сумматор 10, счетчики 11 и 12, блок 13 синхронизации. Устройство реализует Q-канальный M-каскадный цифровой фильтр с бесконечной импульсной характеристикой (БИХ-фильтр). Повышение быстродействия достигается за счет введения блока 5 постоянной памяти, коммутатора 2, блока 9 элементов ИЛИ и их функциональных связей с элементами устройства. В устройстве из входной выборки формируются демодулированные квадратурные составляющие в соответствии с выражениями. После фильтрации разностной составляющей в соответствии с заданным выражением производятся перенос в исходную полосу частот путем домножения на соответствующие множители и их суммирование. Многоканальный фильтр позволяет оперативно перестраивать полосу частот пропускания фильтра по M-каналам. Приведено выполнение блока синхронизации на логических элементах. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ)УБЛИК (3% (И) А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ иг. 4

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

llo иэОБРетекиям и ОтнРьп иям пРи Гкнт сссР (21) 4433340/24-09 (2?) 12.04 .88 (46) 07.06,90, Бюл. 1(- 21 (71) Специальное конструкторско-тех— иологическое бюро с опытным производ— ством при Белорусском государствен— ном университете им. В,И,Ленина и

Белорусский государственный универ— ситет им, В ° И,Ленина (72) А.11.Карташевич, А,А.Фомин, В.М.Приходько и С,В.! илевский (53) 681 ° 32(088.8) (56) Авторское свидетельство СССР

1(" 1401480, кл, G 06 F 15/353, 1986. (54) М110! ОКЛПЛЛЬ11Ь!Й ПЕРЕСТРАИВЛЕМЫЙ

ЦИФЕ ОВОЙ ФИЛЬТР

N (51)5 Н 03 Н 17/04, G 06 F 15/353

2 (57) Изобретение относится к радиотехнике и может быть использовано для цифровой обработки сигналов.

Целью изобретения. является повышение быстродействия. Многоканальный перестраиваемый фильтр содержит блок

1 оперативной памяти, коммутатор 2, накапливающие сумматоры 4 и 8, блоки

5 и 6 постоянной памяти, счетчик 7 каналов, блок 9 элементов ИЛИ, сумма— тор 10, счетчики 11 и 12, блок 13 синхронизации. Устройство реализует

Q-канальный М-каскадный цифровой фильтр с бесконечной импульсной характеристикой (БИХ-фильтр). Повышение быстродействия достигается за

3 1569955 4 с Фет введения блока. 5 постоянной заданн выражением проичводятгя па!!яти,: коммутатора 2, блока 9 эле- перенос в исходную" полосу частот

;ментов ИЛИ и их функциональных свя путем домножения на соответствующие зей с элементами устройства. В устЬ множители и их суммирование. Иного ройстве aas входной выборки формируют- канальный фильтр позволяет оператився демодулированные квадратурные но перестраивать полосу чаотот просоставляющие в соответствии с вы- пускания фильтра по М-каналам, Приверажениями. После фильтрации разност- дено выполнение блока синхронизации ной составляющей й,соответствии с )ð на логических элементах. 3 ил °

Изобретение относится к радиотех нике и вычислительной технике и мощет .быть использовано для цифровой обработки сигналов.

Цель изобретения - повышение

;быстродействия. . 2р

Кроме того, предложенный многока-. нальный перестраиваемый цифровой

1 .. .фильтр позволяет перестраивать полосу частот пропускания фильтра.

На фиг.1 приведена электрическая 25 структурная схема многоканального перестраиваемого цифрового фильтра; на фиг.2 . — электричегкая структурная схема блока синхронизации; на фиг.3.— временные диаграммы, поясняющие ра- Зр боту многоканального перестраиваемого цифрового фильтра, Многоканальный перестраиваемый цифровой, фильтр содержит блок 1 оперативной памяти, коммутатор .2, умножитель 3 первый. накапливакщий сумма-тор 4, дополнительный блок 5 постоянной памяти,. блок 6 постоянной намял . ти, счетчик 7 каналов,. второй накапливающий сумматор 8, блок 9 элемен- 40 тов ИЛИ, сумматор 10 второй 11 а первый 12 счетчики, -блок 13 синхро низации

Блок 13 синкрониэации. содержит первый 14,и второй 15 триггеры, ге-. 45 нератор 16 импульсов, первый 17, вто рой 18 и третий .19 элементы И, пер вый элемент ИЛИ 20, четвертый элемент И 21, счетчик 22 синхронизации, пятый элемент И 23,,второй элемент

ИПИ 24, шестой 25 и седьмой 26 эле.менты И,-первый счетчик 27, третий элемент ИЛИ 28, формирователь 29, третий триггер 30, четвертый элемент

ИПИ 31, второй счетчик 32, воськой элемент И 33, пятый 34, шестой 35 и э5 седьмой 36 элементы ИЛ)1. .

Многоканальный перестраиваемый цифровбй фильтр реализует Q-канапьный М-каскадный цифровой Фильтр с бесконечной импульсной характеристикой (БИХ-фильтр).

Блок ) содержит 2.4.М.Q ячеек, где М вЂ” число каскадов БИХ-фильтра., Ч - число каналов. На первый адресный вход блока 1 поступают старшие разряды адреса с выхода счетчика 7, на второй адресный вход блока 1- поступает младшая часть адреса с выхода блока 9 и с выхода первого счетчика 12. Первый счетчик 12 состоит из двух частей (счетчик представляет собой обычный двоичный счетчик).. Разрядность первого счетчика )2 равна ,(log М +1)+2. Третий выход первого счетчика 12 является выходом счетчика по модулю 3, первый выход является выходом logN+) разрядов, четвертый выход представляет собой выход log M старших разрядов, второй выход является выводом старшего разряда двоичной части первого счетчика 12.

Второй счетчик 1! представляет собой счетчик по модулю 3. Блок 9 представляет собой два элемента ИЛИ, первые входы которых объединены и являются первым входом блока 9, Блок 6 содержит М+1 ячеек, допол-. нительный блок 5 содержит К ячеек, где К F<««> /ЬР; Fa«„p- частота дискретизации; !à — шаг сдвига по частоте модулирующей функции, I

В устройстве реализован следующий алгоритм. Из входной выборки формируются демодулированные квадратурные составляющие в соответствии с.выражением:

Х (n) Х (и) cos (2« -"- S );

7 (n) = -Х(п) з1.п (2«-1- S ), где X(ri) - текущая выборка входного сигнала, 5 1569955 6

Затем производится фильтрация сумматор 4. Затем по импульсу, постураэностной составляющей в соответ- пающему с первого входа У4 блока 13, ствии с выражением: устанавливается в следующее состояU (п)Ь,; U;(n-1) +Ь, U;(n-2) + ние первый счетчик 12 и из блока 1, + Si- Х;, (n); по адресу, сформированному на первом

X(n) = U„ (n) + а;, U i(n-1) + à U;(n-2); и втором адресных входах, извлекает-. и ся первый сомножитель U (n-.2) и чеV, (n) — В, V(n 1) +Ь Ч (n-,2) + Я, рез второй вход коммутатора 2 посту-.

- Y;- (n); 10 пает на второй вход умножителя 3, 7; (n) = V; (и) + а,; V(n-1) + а ;7(п-2); на первый вход которого с выхода блока (поступает коэффициент имгде а,, а,, Ь „,, Ь, — коэффициенты пульсной характеристики фильтра b < .

БИХ-. фильтра; Результат умножения заносится в перЯ; " масштабирую- 11 вый накапливающий сумматор 4. Затем щий множитель. аналогично извлекается второй сомноЗатем производится перенос в ис- житель U,(n-l), умножается на коэффыходную полосу частот путем домноже- циент импульсной характеристики ния- на множители вида; sin(2 n/N) фильтра Ь „ и заносится в первый

cos(2 и n/N), и их суммирования, 20 накапливающий сумматор 4 ° В результаФильтр работает следующим образом, те на выходе первого накапливающего

По импульсу, приходящему на третий сумматора 4 формируется текущее. управляющий вход устройства сбрасыва- значение Ь „(и) сомножителя, которое ется счетчик 7, второй счетчик 11 записывается в блок 1 во время четпереходит в следующее состояние, на 25 вертого такта, затем из блока 1 выходе второго накапливающего сумма- извлекается вновь первый сомножитель тора 8 формируется суммарный код из U„(n-2) и через второй вход коммупредыдущего состояния второго накап- татора 2 поступает на второй вход ливающего сумматора 8 и кода модули- умножителя 3, на первый вход, которорующей функции, поступающего на вто- 30 го поступает коэффициент импульсной рой управляющий вход устройства, Код характеристики фильтра а«, резульприращения модулирующей функции ра- тат умножения записывается в первый вен j/К, где 1 — приведенная частота накапливающий сумматор 4 ° Аналогично модулирующей функции ° извлекается второй сомножитель

Затем по импульсу сопровождения, U, (n-l), умножается на коэффициент поступающему на первый управляющий импульсной характеристики фильтра вход устройства (фиг,За), счетчик а „ и заносится в первый накапливаю.7 переходит в следующее состояние щий сумматор 4. В результате на выи блок 13 начинает генерировать ходе первого накапливаюшего сумматоуправляющие. сигналы первого этапа 40 ра 4 формируется первая квадратурная обработки, составляющая входной выборки, отфильНа управляющий вход коммутатора трованная первым каскадом фильтра, 2 с пятого выхода У7 блока 13 Затем на управляющий вход коммутато(фиг.36) поступает управляющий код, ра 2 с пятого выхода У7 блока 13 в результате чего к выходу коммута- 45 (фиг.3ж) приходит управляющий код, тора 2 подключается его первый вход. в результате чего к выходу коммутатоНа втором выходе Уб блока 13 (фиг.3г) ра 2 подключается его третий вход. формируется короткий импульс сброса, Информация с выхода первого накапликоторый поступает на управляющий вход вающего сумматора 4 через третий вход первого накапливающего сумматора 4, 50 коммутатора 2 поступает на второй

С входа устройства входная выборка. вход умножителя 3, на первый вход через первый вход коммутатора 2 которого из дополнительного блока 5 поступает на второй вход умножителя поступает значение масштабирующего

3, на первый вход которого поступает множителя. Одновременно импульсом с значение первой квадратурной состав-. 55 второго выхода блока 13 обнуляется ляющей демодулирующей функции иэ . первый накапливающий сумматор 4. В дополнительного блока 5. Результат, дальнейшем обработка информации слеумножения с выхода умножителя 3 дующим каскадом фильтра не отличает- заносится в первый накапливающий . ся от описанного, но с другими коэф1569955 фициентами импульсной характеристики фильтра.

После обработки М-каскадом фильтра первая квадратурная составляющая входной выборки записывается в блок

1 по адресу, сформированному на втором адресном входе.

На втором этапе обработки входная выборка через первый вход коммутатора 2 поступает на второй вход умножителя 2, на первый вход которого поступает значение второй квадратурной

::составляющей демодулирующей функции иэ дополнительного блока 5. В дальнейшем вторая квадратурная составляющая входной выборки обрабатывается аналогично первой, После .занесения в блок 1 второй квадратурной составляющей, отфильтрованной всеми каскадами фильтра, из блока 1 по адресу, сформированному на выходе блока 9, извлекается первая отфильтрованная квадратурная составляющая и через второй вход ком- 25 .мутатора 2 поступает на второй вход умножителя 3, на первый вход которого поступает первое значение коэффициента модулирующей функции из дополнительного блока- 5.. Результат умноже- 30 ния с выхода умножителя 3 поступает в предварительно обнуденный первый накапливающий .сумматор 4. После этого из блока 1 извлекается вторая отфильт .рованная квадратурная составляющая и аналогично первой умножается на второе значение коэффициента модулирующей функции, и также заносится (в первый накапливающий сумматор 4, B результате на выходе первого накал- 40 ливающего сумматора 4 формируется отфильтрованное значение входной выборки в исходной полосе частот.

Затем по следующему импульсу сопровождения на первом управляющем входе 45 устройства переключается в следующее состояние счетчик 7 и входная выборка по следующему каналу обрабатывается аналогично описанному.

Блок 13 работает следующим образом.

По приходу импульса сопровождения на первый вход блока 13 устанавливается первый триггер 14, уровень логической "1" с его выхода открыва5S ет элементы И 17, 18 и 26, По синхроимпульсу с выхода генератора 16 устанавливается на следующем такте второй триггер 15 и разрешает работу счетчику 22. На выходе первого элемента И 17 и на первом выходе блока

13 формируются тактовые импульсы для счетчика 12. На выходе второго элемента И 18 формируется импульс, управляющий через пятый выход блока 13 коммутатором 2, Второй импульс управления коммутатором 2 формируется на выходе четвертого элемента И 21 после. отработки одного каскада фильтра. Пятый элемент И 23 формирует на четвертом такте импульс записи информации в блок 1, поступающий через первый вход второго элемента ИЛИ 24 на первый выход блока 13. На второй вход второго элемента ИЛИ 24 с выхода третьего элемента И 19 поступает импульс записи в блок 1, сформированный после получения бтфильтрованных квадратурных составляющих.

Импульс записи в блок 1 блокирует прохождение импульсов записи в первый накапливающий сумматор 4 через шестой элемент И 25. Данные импульсы с выхода шестого элемента И 25 поступают на второй выход блока 3. На этот же выход с одного из выходов генератора 16 поступают тактовые импульсы записи информации в умножитель 3, и с выхода седьмого элемента

И 26 через третий элемент ИЛИ 28, сформированные во время первых тактов работы каждого каскада фильтра, 3ap,— ним фронтом импульса с выхода второ— го триггера 15 переключается в следующее состояние первый счетчик 27.

Уровень логического .сигнала с его выхода через четвертый элемент ИЛИ 31 формирует на третьем и первом выходах УЗ и У2 блока 13 сигналы выбора

sin/cos из блока 6 и 1-2 половины блока 1; Формирователь 29 формирует короткий импульс по заднему фронту сигнала с выхода первого счетчика

27, устанавливающий третий триггер

30, уровень логической "!" с выхода которого через шестой элемент

ИЛИ 35 на третьем выходе УЗ блока

13 выбирает дополнительный блок 5 и через седьмой элеиент ИЛ!! 36 на четвертом выходе блока 13 формирует импульс управления блоком 9, Уровень логической "!" с выхода третьего триггера 30 поступает на вход разрешения второго счетчика 32. По синхроимпульсам, поступающим из генератора 16, второй счетчик 32 последовательно фориирует через элементы

1569955

HJlH 3! и 34 на четвертом, третьем и втором выходах блока )3 сигналы управления выборкой и умножением на значения модулирующей функции. Фронтом импульса с выхода второго счетчика

32 сбрасывается третий триггер 30.

Седьмой элемент ИЛИ 36 формирует управляющие сигналы для блока 9 на шестом У5 выходе блока 13 в момент чтения и записи отфильтрованных квадратурных компонент входной выборки.

Предлагаемое устройство поэволяетоперативно перестраивать полосу частот пропускания фильтра пб М каналам, что существенно расширяет функ- . циональные возможности устройства, Формула изобретения

Многоканальный перестраиваемый цифровой фильтр, содержащий блок оперативной памяти, счетчик каналов, выход которого соединен с первым адресным входом блока оперативной памяти, 25 последовательно соединенные первый счетчик, блок постоянной памяти, умножитель и первый накапливающий сумматор, выход которого является выходом многоканального перестраиваемо- 3р го цифрового фильтра, последовательно соединенные второй счетчик и сумма- тор, а также второй накапливающий сумматор и блок синхронизации, первый вход которого является первым управляющим входом многоканального перестраиваемого цифрового фильтра, а второй вход блока синхронизации соединен с вторым выходом первого счетчика, вход которого соединен с 4р первым выходом блока спнхронизации, второй выход которого соединен с управляющим входом первого накапливающего сумматора, о т л и ч а ю— шийся тем, что, с целью повыше- 45 ния быстродействия, введены дополнительный блок постоянной памяти, выход которого соединен с первым входом умножителя, блок элементов ИПИ, выход которого соединен со старшими разрядами второго адресного блока оперативной памяти, и коммутатор, выход которого соединен с вторым входом умножителя, управляющий вход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с управляющими входами блока постоянной памяти и дополнительного блока постоянной памяти, вход последнего из которых соединен с выходом второго накапливающего сумматора, первый и sòoðoé входы которого являются вторым и третьим

Ф управляющими входами многоканального перестраиваемого цифрового фильтра, входом которого является .первый вход коммутатора, второй вход которого соединен с выходом блока оперативной памяти, а третий вход коммутатора соединен с выходом первого на= капливающего сумматора и входом блока оперативной памяти, управляющий вход которого подключен к четвертому выходу блока синхронизации, пятый и шестой выходы которого соединены с управляющим входом коммутатора и первым входом блока элементов ИЛИ соответственно, второй вход которого соединен с выходом сумматора, второй вход которого соединен с третьим выходом первого счетчика, четвертый выход которого соединен с младшими разрядами второго адресного входа блока оперативной памяти, причем вход второго счетчика соединен с вторым входом второго накапливающего сумматора и входом сброса счетчика каналов, вход которого соединен с первым входом блока синхронизации.

1569955

1 2345 б

Редактор О.Головач

Заказ 145б

Тираж б65

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 г д е

Ж

Ю

Составитель С.Музычук

Техред М.Дидык корректор 0,Кравцова