Устройство адресации

 

союз соВетских соцИАлистических

РЕСПУБЛИК

„.Я0„„16192 (51) С 06 F 12/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ ф, ю®

E и БДд

Данные

Фиг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изоьеетениям и оъпчытиям пРи Гннт сссР (21) 4637714/24 . (22) . 13.01,89 (46) 07.01.91. Бюл. Р 1 ..(72) А.И.Беляков, С.F..Ïðîøèí и В.В.Чернов (53) 681. 325 (088.8) (56) Авторское свидетельство СССР . Р 1417003, кл. C 06 F 12/08, 1986.

Иевкопляс Б. В. Микропроцессорные структуры. Инженерные решения. — М.: Радио и связь, 1986, с.44 ° (54) УСТРОЙСТВО АДРЕСАЦИИ (57) Изобретение относится к вы2 числительной технике и может быть использовано для построения систем оперативной памяти 3RN большой информационной емкости. Целью изобретения является расширение функциональных возможностей путем динамического изменения размеров и расположения физических областей памяти. Устрой1 ство содержит блоки 1-3 регистров, мультиплексоры 4, 5, олок 6 сравнения, блок 7 памяти таблиц адресации, сумматор 8. Поставленная цель достигается введением новых элементов и связей. 3 ил.

1619281

Изобретение относится к вычислительной технике и может быть использовано для построения систем оператив- ной памяти ЗВМ большой информацион5 ной емкости.

Цель изобретения — расширение функциональных возможностей за счет динамического изменения размеров и расположения физических областей па- 1б мяти.

На фиг.1 приведена структурная схема устройства; на фиг.? — функциональная схема блока сравнения; на фиг.3 — пример структурной схемы бло- 15 ка памяти таблиц адресации и примеры записанных в нем таблиц.

Устройство содержит блок 1 регистров 1 -1,„, блок 2 регистров 2,,-2 блок 3 регистров 3 - 3,„, мультиплексоры 4 и 5, блок б сравнения, блок

7 памяти таблиц адресации, сумматор

8, схемы 9» -9щ и 10 -10„, сравнения, элементы И 11,— 11„,.

Устройство работает следующим образом.

По сигналу "Сброс", вырабатываемо.му после включения питания ЭВМ, производится установка регистров блоков 3О

1-3 в исходное нулевое состояние (цепи начальной установки регистров не показаны). При этом в адресном прост-1 ранстве 3RM активизируется начальная физическая область адресно= 35

ro пространства памяти. При необходимости изменения конфигурации размещения физических областей в адресном пространстве ЭВМ в регистры блоков 1-3 заносится следующая информа- 40 ция: в регистры блока 1 — соответственно начальные адреса А (i=1,m)

t логических областей адресного пространстиа ЗВМ; в регистры блока 3 - соответственно конечные адреса А <, (1 =45

1,m) логических областей адресного пространства ЭВМ;в регистры блока 2соответственно базовые физические адреса А ; (i = 1,m) физических областей памяти, активизируемых в одноименных логических областях адресного пространства ЗВМ. Запись в регистры блоков 1"3 осуществляется путем подачи на входы записи регистров блоков соответственно сигналов записи зап.н1 эап,н71, зап.к1 — зап.кш, зап.б1 эап.ám. Записываемая в регистры информация поступает на их входы с информационного входа устройства.

При подаче на адресный вход устройства п-разрядного логического адреса обращения А„производится его преобразование в и+г-разрядный физический адрес памяти А в зависимости

A от установленного варианта распределения физических областей памяти в адр ес ном пр остр анств е ЭВМ.

При поступлении текущего А на первый вход блока 6 сравнения производится определение номера логической области памяти в адресном пространстве

ЭВМ, которой принадлежит данное зна-, чение АА. Дпя этого производится сравкение значения А> с А н и А, каждой

И

i-й (i = 1,m) логической области адресного пространства ЭВМ. При этом на выходах схем 9, сравнения первой группы н 10, второй группы возникают единичные сигналы соответственно при

А Ъ А „, и А А, . Коды адресов

А, и А, поступают на первые входы соответствующих схем 9, и 10, сравнения с выходов соответствующих регистров 1, и 3, блоков 1 и 3. Код адреса

А> поступает на объединенные вторые входы схем 9 и 10 сравнения. При попадании значенгя А g в 1 ю логическую область адресного пространства ЗВМ соответственно на выходах схем 9 и !

10, сравнения и элемента И 11 возни" кает единичный сигнал. При этом на выходах остальных элементов И 11 присутствуют нулевые сигналы. Таким образом на выходах блока 6 сравнения фор-"мируется унитарный позиционный код номера логической области адресного пространства ЭВИ. Этот код поступает на входы блока 7, на соответствующих вы- ходах которого формируются сигнал индикации обращения к памяти, двоичный код номера логической области адресного пространства ЗВИ и код коэффициента перекрытия физических областей адресного пространства памяти в данной логической области ад .ресного пространства ЭВМ.!

На фиг.3а-Зг показаны таблицы истинности выходных сигналов блока 7 (фиг.3а), где а, б, в, r — сигналы, унитарного кода номера логической области; е, и — сигналы двоичного кода номера логической области; д— сигнал индикации обращения к памяти; и, к — сигналы кода коэффициента перекрытия физических областей. Знаком 4 обозначены произвольные либо

161928

5 безразличные логические состояния соответствующих сигналов, В соответствии с таблицей истинности (Фиг.3r) сигнал д возникает только в случае попадания А> в одну

5 иэ данных логических областей адресного пространства ЭВМ. Сигналы к, и кода перекрытия индицируют о наличии перекрытия Аизических областей памяти и его характере. Данная информация является вспомогательной, например, для оператора ЭВМ. При пересечении нескольких физических областей в адресном пространстве ЭВМ (фиг.36) на выходах блока 7 формируется двоичный код номера старшей логической области, т.е. имеющей наибольший номер (приоритет). С выходов блока 7 двоичный код номера логической обла- 2О сти поступает на адресные входы мультиплексоров 4 и 5, на управляющие входы которых выдается также с него сигнал индикации обращения к памяти.

При единичном значении данного сиг- 25 нала решается прохождение с выходов регистров 1, и 21,через мультиплексоры 4 и 5 соответственно кодов А и А, которые поступают соответственно на вычитающий и первый суммирующий входы сумматора 8. .На второй суммирующий вход сумматора 8 поступает код А . В результате на выходах сумматора Аормируется п+т-разрядный код А в соответствии со следующей формулой:

А„л„- А„, + Ag; ° формула изобретения 4О

Устройство адресации, содержащее первый мультиплексор и первый блок регистров, причем информационные входы регистров первого блока подключены 4 к информационному- входу устройства, входы начальной установки регистров первого блока подключены к входу на- чальной установки устройства, выход

К-го регистра первого блока подключен к К-му информационному входу пер1

6 ного мультиплексора (К = 1,m,ãäå m «« количество адресуемых областей памяти), вход записи К-го регистра первого блока подключен к К-му входу записи первой группы устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет динамического изменения размеров и расположения физических областей памяти, в него введены два блока регистров, мультиплексор, блок сравнения, блок памяти таблиц адресации и сумматор, причем информационный вход и вход начальной установки устройства подключены соответственно к информационным входам и входам начальной установки регистров второго и третьего блоков, входы записи К-х регистров второго и третьего блоков подключены соответственно к К-м входам записи второй и третьей групп устройства, выход К-го регистра второго блока подключен к

К-му инАормационному входу второго мультиплексора, выходы первого и второго мультиплексоров подключены соответственно к вычитающему и к первому суммирующему входам сумматора,выход которого подключен к выходу Аизи ческого адреса устройства, выходы К-х регистров первого и третьего блоков подключены соответственно к К-м информационным входам первой и второй груп блока сравнения, вход логического адреса устройства подключен к второму суммирующему входу сумматора и к третьему инАормационному входу блока сравнения, выход которого подключен к адресному входу блока памяти таблиц адресации, выход индикации обращения к памяти которого подключен к стробирующнм входам первого и второго мультиплексоров, адресные входы которых подключены к выходу номера выбираемой логической области блока памяти таблиц адресации, выход значения коэффициента перекрытия областей памяти блока памяти таблиц подключен к выходу .индикации коэффициента перекрытия устройства.! 61928I

1б19281

Составитель М.Силин

Редактор Н.Тупица Техред Л.Сердюкова1 Корректор Л.Патай

Заказ 49 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская .наб., д. 4/5 ь

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101