Устройство для отладки программ
Изобретение относится к вычислительной технике и может быть использовано в составе комплекса автоматизированного рабочего места программист при отладке программ специализированных цифровых вычислительных машин (СЦВМ) реального времени, а также для контроля за достоверностью выполнения команд процессором СЦВМ. Целью изобретения является повышение производительности при отладке программ. Устройство содержит блок 1 залания режима отладки, блок 2 регистрации режима отладки, блок сравнения 3, коммутатор 4, три одновибратора 5, 6 и 7, счетчик адреса 8, первый 9 и второй 10 блоки памяти , блок 11 обмена информацией, элемент НЕ 12, два элемента ИЛИ 13 и 14 и два элемента / 15 и 16. Под управлением универсальной ЭВМ устройство обеспечивает
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)ю G 06 F 11/28
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4461569/24 (22) 15.07,88 (46) 30.01.91. Бюл. М 4 (72) В.И,Качкин и В.А,Бабашкин (53) 681.3 (088.8) (56) Авторское свидетельство СС:Р
N. 1138804, кл, G 06 F 11/28, l983.
Авторское свидетельство СССР
М 1300478, кл. G 06 F 11/28, 1985. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано в составе комплекса автоматизированного рабочего места программист при отладке
„„5LI„„1624461 А1 программ специализированных цифровых вычислительных машин (СЦВМ) реального времени, а также для контроля за достоверностью выполнения команд процессором
СЦВМ, Целью изобретения является повышение производительности при отладке программ, Устройство содержит блок 1 задания режима отладки, блок 2 регистрации режима отладки, блок сравнения 3, коммутатор 4, три одновибратора 5, 6 и 7, счетчик адреса 8, первый 9 и второй 10 блоки памяти, блок 11 обмена информацией, элемент
НЕ 12, два элемента ИЛИ 13 и 14 и два элемента И 15 и 16. Под управлением универсальной 3ВМ устройство обеспечивает
1624461
10
25
45
<рАек ивну о отладку программ одноконурных и двухконтурных СЦВМ и имеет шиг. :; 1е функцио.,альные воэможности; запись трассы отлаживаемой программы с очгполем команд, адресов, данных и тина цикла, выполнение программы с переменным шагом, диалоговый режим обмена инИ;обретение относится к вычислительной технике и может быть использовано в составе комплекса автоматизированного рабочего места программиста гри отладке
nporI="ìì специализированных цифровых вычислигельных машин (СЦВМ) реального времени, а также для контроля эа достоверностью выполнения команд процессором
СЦВМ, Цель изобретения — повышение производительности при отладке программ, На фиг.1 изображена структурная схема устройства для отладки программ; на фиг.2— функциональная схема блока задания режима отладки и блока сравнения; на фиг.З— функциональная ссема блока регистрации режима отладкг; на фиг,4 — функциональная схема блока обмена информацией; на фиг.5— формат регистра управления блока задания рг > 9!! 1а отладки, Устройст о для отладки программ " лг. i) содержит блок 1 задания режима отл=-1ки, блок 2 регистрации режима отладки, : .ок 3 сравнения, коммутатор 4, 1ри одномибратора 5, 6 7, счетчик 8 адреса, первый и второй бло.:и 9 и 10 гамяти, блок 11 обмена информацией, элемент НЕ 12, два элемента ИГИ 13 и 14, два элемента И 15 и 16, .лнс ;.ор лационный выход 17, информационный вход 18, входы 19-24 чтения, входы
25-ЗЭ запиг и ус. ройства, входы 40 и 41 записи из первой и второй соответственно групп входов-выходов „стройства, выход 42 останова устройства, выходы 43 и 44 останова, два выхода 45 и 46 имитации сбоя питания, два выхода 47 и 48 блокировки, два информационных входа-выхода 49 и 50, два выхода 5" и 52 ответа, два входа 53 и 54 с инхронизации и два входа 55 и 56 признака команды соответственно первой и второй г руп и входов -выходов устройства.
Блок задания режима отладки (фиг.2) содержит одиннадцать регистров 57-67, два элемента И вЂ” НЕ 68 и 69, выход 70 имитации сбоя питания, выход 71 сброса останови, .выход 72 выбора вычислительного формацией между универсальной ЭВМ и
СЦВМ, воэможность имитации прерываний, различные возможности пуска и останова программы с любого места, блокировка и слежение эа программированными и непрограммированными прерываниями. 4 э.п. ф — лы, 5 ил., 1 табл. контура и два информационных выхода 73 и
74.
Блок сравнения (фиг.2) содержит пять групп элементов "Сложение по модулю 2"
75-79, пять групп элементов И-НЕ 80-84, пять элементов И 85 — 89, информационный вход 90, два стробирующих входа 91, 92 и пять выходов 93-97 группы, Блок регистрации режима отладки (фиг.3) содержит десять триггеров 98-107, элемент НЕ 108, пять элементов И 109-113, одиннадцать элементов ИЛИ 114-124, вход признака гереполнения 125, два стробирующих входа 126 и 127, вход 128 сброса, выход 129 пуска трассы.
Блок обмена информацией (фиг,4) содержит дешифратор 130, три риггера 131133, четыре регистра 134 — 137, шесть элементов И 138-143, элемент ИЛИ 144, элемент 145 задержки, три стробируЮщих входа 146-148 и выход ответа 149, На фиг,1 позициями 127, 147, 148, 150 обозначены выходы коммутатора.
Устройство подключается с одной стороны через информационные вход 18 и выход 17, входы записи 25-29, чтения 19 — 22 и выход 42 останова к универсальной мини(микро)ЭВМ посредством устройства сопряжения, с другой стороны через информационные входы-выходы 49 и 50, входы 23, 24, 40, 41, 53-56 и выходы 43 — 48, 51 и 52 — к отлаживаемой двухконтурной или одноконтурной СЦВМ. В случае применения микроЭВМ в качестве устройства сопряжения выбран стандартный интерфейс пользователя типа И5. Для подключения его к предлагаемому устройству он доработан с целью увеличения числа адресуемых регистров внешнего устройства с четырех до пят40 надцати. Информационные выход 17 и вход
18 устроиства подключаются к информационным входу и выходу интерфейса И5, входы чтения 19-22 и записи 25 — 39 — к выходам чтения и записи регистров внешнего устройства, выход останова 42 — к входу требования прерывания интерфейса И5.
1624461
В режиме записи информация с канала микроЭВМ через интерфейс И5 поступает
0 на информационный вход 18, Интерфейс И5 определяет адрес регистра внешнего устройства и подает сигнал разрешения записи на соответствующий вход записи 29 — 39 для записи информации с информационного входа 18 в один из регистров 57 — 67 блока задания режима отладки, на вход записи 26, 27 или 28 для записи в один из регистров
134 — 136 блока 11 обмена информацией или на вход 25 записи для записи информации в счетчик 8 адреса.
Регистры 57-67 блока задания режима отладки имеют следующее назначение: регистр 57 адреса пуска, регистр 58 маски адреса пуска, регистр 59 данных пуска, регистр 60 маски данных пуска, регистр 61 адреса останова, регистр 62 маски адреса останова, регистр 63 данных останова, регистр 64 маски данных останова, регистр 65 адреса вектора прерывания, регистр 66 маски адреса вектора прерывания, регистр 67 управления, Регистр 67 управления содержит информацию (фиг.5), необходимую для управления работой устройства в режиме слежения, В этом режиме устройство выполняет следующие функции; выбор вычислительного контура СЦВМ, пуск отлаживаемой прс. раммы, запись трассы с определенного места программы, останов процесса выполнения отлаживаемой программы по заданному событию, блокировка программированных и непрограммированных прерываний.
Разряд 0 регистра 67 управления содержит информацию о выборе вычислительного контура двухконтурной СЦВМ. Сигнал с информационного выхода разряда 0 через выход 72 блока задания режима отладки поступает на управляющий вход коммутатора 4. При этом коммутатор переключает первую группу входов и выходов 45, 47, 49, 43, 51, 53, 23, 40 и 55 или вторую группу входов и выходов 46, 48, 50, 44, 52, 54, 24, 41 и 56 соответственно на выходы и входы 70, 74, 90, 42, 149, 150, 147, 148 и 127 коммутатора.
Разряды 1 и 2 отведены для формирования сигналов имитации сбоя питания и сброса останова. Это происходит следующим образом. При записи 1 в первый разряд регистра управления на вход записи 39 подается высокий уровень сигнала записи, который поступает на первый вход элемента
И-НЕ 68. Уровень лог, "1" формируется на шине первого разряда информационного входа 18, который поступает на второй вход элемента И-НЕ 68. Так как продолжительность сигналов на входах элемента И вЂ” НЕ 68
Первая группа входов и выходов 45, 47, 49, 43, 51, 53, 23, 40 и 55 коммутатора 4 идентичны по функциональному назначе- 5 нию соответственно его второй группе входов и выходов 46, 48, 50, 44, 52, 54, 24, 41 и
56 и в случае двухконтурной СЦВМ первая группа подключается к одному контуру, вторая — к другому. Интерфейсы контуров вы- 55 полнены по ОСТ 11,305.903-80. При этом выходы 45 и 46 подключаются к шинам сбоя источника питания первого и второго интерфейсов вычислительных контуров, группы выходов 47 и 48 — к входам сигналов блокировки, информационные входы-выходы 49 и
50 — к шинам адреса/данных, выходы 43 и
44, 51 и 52 — соответственно к шинам останова и ответа, входы 53 и 54, 23 и 24, 40 и
41, 55 и 56 — соответственно к шинам синх- 5 ронизации адреса, чтения данных, записи данных и признака команды.
Коммутатор предназначен для подключения его входов и выходов первой группы
45, 47, 49, 43, 51, 53, 23, 40 и 55 или его 10 входов и выходов второй группы 46, 48, 50, 44, 52, 54, 24, 41 и 56 соответственно к его входам и выходам 70, 74, 90; 42, 149, 150, 147, 148 и 127.
Блок 1 задания режима отладки содер- 15 жит данные об ассоциативных признаках, по которым блок 3 сравнения отслеживает информацию на информационном входе 90.
Результаты сравнения поступают с выходов
93-97 в блок регистрации режима отладки. 20
Блок 2 регистрации режима отладки формирует сигналы пуска 129 и останова 42 в зависимости от результатов сравнения и признаков этих результатов, поступающих с информационного выхода 73 блока зада- 25 ния режима отладки.
Счетчик-8 адреса предназначен для определения адреса ячейки блоков 9 и 10 памяти.
Блок 9 памяти содержит последователь- 30 но адреса и данные, имеющие место в процессе выполнения программы, Блок 10 памяти содержит признаки информации, содержащейся в блоке 9 памяти, а именно признак адреса, признак чтения 35 данных, признак записи данных и признак команды.
Блок 11 обмена информацией предназначен для организации обмена информацией между универсальной мини- 40 (микро)ЭВМ и отлаживаемой СЦВМ.
Устройство работает в четырех режимах: записи информации, слежения эа ходом выполнения программы и записи трассы. чтения записанной трассы, обмена 45 информацией между универсальной мини (ми кро) Э В М и С Ц В М.
16? 4461
1Г
40
50
55 огран.л Рна ц лклом записи в канале микроЭВАМ, то в результате на выходе 70 формируется крат к.-гвременный нулевой уровень сигнала, Этот сигнал поступает с выхода 45 или 46 на шину сбоя источника питания.
Процессор вычислительного контура, г.олучая этот сигнал, переходит на выполнение микропрограммы обслуживания сбоя пи ания, Длительность сигнала достаточна для того, чтобы процессор начал выполнение программы с начала, Таким образом, выполнится функция пуска програь мы, Аналогично формир,ется сигнал сброса останова нз выходе элемента И вЂ” НЕ 69, который с выхода 71 блока задания режима отладки поступает н» нулевой вход триггера 107 блока оегистрации режима отладки, ооразовывая сигнал оста> ова на выходе 42.
Разряды 3 и 4 регистра 67 содержат признаки пус:<а записи трассы программы в
C.. o è 9 и 10 памяти с определенного места отлаживаемой поограммы. При установке ,мзряда 3 в 1 трасса начнет записываться с адреса, определяемого содержимым роги с гра 57 и регистра 58 блока задания режима отладки. При установке разряда 4 в 1 грасса ла:нет записываться с момента поступления на Ill формационный вход 90 коммута1ора 4 данных, определяемых содержимым регистр ро 59 и 60, а при установке обоих разрядог, 3 и 4 в 1 — с момента поступления канального цикла обм"> а с адресом и данны :и определенными в соответс ву,ощих р гистрах 57 — 60. Это происходит следуюцим образом. Информ ция с регистра 57 поступает н-.- первый вход группы эчементов "Гложение по модулю 2" 75. На другой вход этой группы непрерывно в ходе выполнения отлаживаемой программы поступают коды адресов и данных с информационного входа 90. Результаты поразрядного сравнечия по модула 2 поступают с в хода группы элементов 75 на вход груг пы элементов ИНЕ 80 с от . »;.-1 л коллек-ором, Эта группа злегле IToB выполняет логическую конъюнкцию над каждым результатом поразрядного сравнения и содержимым соответствующего разряда регистра 58 л коньюнкцию над инвестированными результатами предыдущей операции по всем разрядам, Таким образом при отрицательном результате сравнения хотя бы пп одному разряду поступасшей информации с информационного входа 90 с содержимым соответствующего разряда регистра 57, на ко орый не установчена "маска" в соо-аетствующем разряде регистра 58 (разряд установлен в 1), на выходе группы олеменов И вЂ” НЕ 80 с открытым коллектором будет низклй уровень си нала.
При положительном р:зультате сравнения высокий уровень сигнала синхронизируется на элементе И 85 положительным импульсом признака адреса со стробирующего входа 91. Этот импульс формируется одновибратором 5 при поступлении на его вход отрицательного фронта синхросигнала адреса с выхода 150 коммутатора 4. Импульс признака адреса пуска с выхода 93 блока задания режима отладки поступает на синхровход триггера 98 блока регистрации режима отладки. На информационный вход этого триггера поступает уровень сигнала с выхода 73, соответствующий состоянию разряда 3 регистра 67 управления. По положительному фронту сигнала на выходе 93 блока сравнения записывается информация с выхода 73 блока задания режима отладки в триггер 98. Аналогично формируется высокий уровень сигнала на выходе группы элементов И вЂ” НЕ 81, синхронизирующейся на лементе И 88 положительным импульсом признака данных со стробирующего входа
92, который формируется одновибраторами
6 или 7 по отрицательному фронту соответственно сигналов синхронизации чтения и записи данных, поступающих с выходов 147 и 148 коммутатора 4. Импульс с выхода 94 бчока сравнения устанавливает триггер 99 блока регистрации режима отладки в состояние, определяемое состоянием разряда 4 регистра 67.
Группа элементов И 109, 111, ИЛИ 114—
116 выполняет логическую функцию по формированию сигнала пуска в зависимости от состояния входов и вь ходов триггеров 98 и
99. При установке в "1" разрядов 3 и 4 регистра 67 на выходе элемента И 109 будет высокий уровень сигнала, который блокирует прохождение низкого уровня сигнала с инверсных выходов триггеров 98 и 99 через элементы ИЛИ 114 и 115 на входы элемента
И 111. Только при одновременной установке в "1" триггеров 98 и 99 в одном цилкле обмена на интерфейсе СЦВМ низкий уровень сигналов с их инверсных выходов поступает на входы элемента ИЛИ 116, что приведет к появлению на его выходе низкого уровня, который, проходя через элемент
И 111, поступит на единичный вход триггера
106 и установит его в 1. После окончания цикла обмена информацией на шине адреса данных G íoro иэ вычислительных контуров, который определяется низким уровнем сигнала синхронизации адреса на выходе
150 коммутатора 4, триггеры 98 и 99 сбрасываются низким уровнем сигнала, поступаюшего на вход сброса 128 блока регистрации режима отладки с выхода элемента НЕ 12, Низкий уровень с инверсного выхода триг.ера 106 г:оступает на выход пуска 129 через
)- 1: 1, l!l,; » 1)Г)
1 1. 11 ) 1
Г
I I С!),С
I! э!1, !
; г) (! с ! f
l1 с, 1;1),,; 1)) i)„!!7 !
; I; С!)!» 1! ! I ))11!
7 !
1 )1 )l!1 I",IL!):! )
1! 1) );,)!с
<)г )в 7
I1, ii )I! 1 () l.
L1 ",0
\, !! "1 !
4!)
1 ! 1, 11!,! . <;l!,, (!..с)r! ).! ! ".,)П)) ч; — 50.h) i гI,, Ill! I
1 ! (с 1 1 I I ;I . 1). ,с)гг
)l;,,1)) l)I),)П!
3 i с;I l, . I,1 !1 5 .1 )
С! с .! 1 .З ! ъ!
1)iI I r; )! 1 QP(-!
,! .I4òä 1 1 )3 если
1 1:!,);) п1 1Г,"!Г)1, 0
° С: I;I)I)г!
-1 э 1;7 1: ))!.)кеда 1Г)1 с !,1! )I)1 1 ПО11.1 " :, il 1), 3)1) 1 )Г.! п cv). алу; а входе 21 ч) е чия — из блока 10 пэ!);!))! ее ill и.нак на информационный obl: 7.;,, ..3а,.М СОДгРжИМОЕ СЧЕтчИКа аДРЕСа ,велич)!))эется на 1 для допуска к следую)цс и ячейке блоков 9 и 10 памя и, Это п рор,.)))жается до тех пор, пока содержимое счетчика адреса не будет равно значению, при котором запись трассы была прекраще»л си.)IB)loM останова.
OG)»H ин4)ормацией межд„универс!-льной мини(микро)ЭВМ и CLLBM харак ер) зуеггя четырьмя режь мами: ожидания, чтс.).ия, записи и имитзц .)и прерывания.
Каждому 1)пжиму соответствует опреде1-! нный код в регистре 134 блока 11 обмена информацией, Регистр 135 содержит адрес п1 сраммного доступного интерфейса или ячейки памяти. из которого или в который необходимо считать или записать информацию соответст анно в режиме чтения или записи. Записываемые данные содержатсл в регистре 136, а считанные данные — в регистре 137, Информация в ре) истры 134-136 эапис .;лается с информационного входа 18 соот),зтсгвенно по сигналам на входах 26 — 28 чаписи. г1р)! поступлен) и сигнала останова с вы:.),-.,;-) 43 или 44 останоаа в процессор СЦВМ он )).)дэег на информационныи вход — выход
19 )ли )О адрес регистра 134, Этот адрес, ;;:."; чая с информационного входа 90 бло11 обмена информацией на вход дешифр -)-ора 130 определяется низким уровнем сигнала на его первом выходе, который, посту )вя на единичный вход триггера 131, угтанавливает ег0 в 1. Низкий уровень сигнала и инверсного выхода поступает на вход э емг), а И 142, а с его выхода — на вход
„ .чемента ИПИ 114, Далее процессор СЦВМ уг, а).авлигает сигнал синхронизации чтени данных на входе 23 или 24. Этот си) нал г ":туг.эе- на вход элемента И 143 с выхода
117, а с его выхода поступает через элемент
ИЛИ 144 на вход элемснта 145 задержки. На его выходе формируется задержанный curí )л си!)хронизации чтения данных, который
1)вступает с выхода 149 блока обмена ин ф: омациеи через коммутатор 4 на выход 51 или 52 ответа. Положительный импульс чтения данны " яv) o7La одновибратора 6 через вход 146 )ка обмена информацией поступает на вхг: ."чемента И 138, а с его выхода
)э )ыход чтс )ия регистра 134. Инфоомация с,).хода этого регистра поступает на ин<1,"; -)÷àöèîííûé вход о0 коммутатора 4 и да)ве на информационный вход-выход 49 или
° п))оцессор СЦВМ. По завершении цикла обмена в интерфейсе СЦВМ триггер 131 ус) анявливается в "0" низким уровнем сиг1624461
14 нала. поступающим нэ его нулевой вход с выхода элемента НЕ 12.
Есл л код регистра 134 соответствует коду ожидания, то цикл onðoñà процессором
СЦВМ этого регистра пов-оряется. Если код есть код чтения, то процессор СЦВМ считывает код адреса из регистра 135 и записывает считанные данные по этому адресу в регистр 137, из которого они поступают в универсальную мини(микро ЭВМ с информа ионного выхода 17 по сигналу на входе
22 чтения. После записл информации в регистр 137 процессор СЦВМ повторяет onрос регистра 134 и выполняет алгоритм в соответствии с кодом, хранящимся в этом ое истре.
B случае кода записи процессор СЦВМ считывает адрес из регистра 135 и данные из регистра 136 и записывает зти данные поэтому адресу, Затем снова по:.торяется опрос регистра 134, Адрес регистра 135 определяется дешифратором 130 низким уровнем сигнала на его втором выходе, а регистра 130 — на его третьем выходе. Эти импульсы устанавливают в 1 соответственно триггеры 132 и
133. Далее схема работает аналогичным образом, каки при считывании инфсрмации из регистра 134.
Для записи данных в регистр 137 процессор CLLBh,, пода "т низкиг уровень сигнала на вход 40 или 41 записи, который поступает на вход 148 блока обмена информэц .эй, и, пройдя через элементы И 143 и
MflN 144, поступает на элемент задержки, va выходе которого формируется сигнал ответа для процессора CL(BIЛ. Положительный импульс записи с выхода одновибратора 7 поступает на вход 126 блока обмена информацией и, пройдя через эл.мент И 141, поступэет на sxop записи регистра 137.
В режиме имитации прерывания имитируется прерывание от различных внешних систем, подкл очаемы.; к СЦВМ. Это необходимо с целью проверки обработки процессором СЦВМ внешних прерываний.
Процессор. считывая код имитации прерывания из регистра 134, переходит нэ выполнение программы обработки данного прерывания.
Для контроля за достоверностью выполнения команд проц .ссором СЦВМ используется инфор лэция, записанная в трассе, Так как в ней хранится полная информация о функционировании процессора при выполнении программы (выборка команды, операндов и ее исполнение), можно проконтролировать правильность выполнения данной команды При необ;одимости чтение и модификацию программно доступных регистров можно осуществить в режиме обмена информацией.
Для пуска программы после остянова в
5 разряд 2 регистра 67 необходимо записать
1, для пуска программы с самого начала необходимо записать 1 в разряд 1.
Таким образом, содержимое разрядов
3-10 регистра 67 настраивает устройство на
10 выполнение следующих функций в режиме слежения: — пуск записи трассы с заданных адреса или данных; — пуск записи трассы с заданных дан15 ных и их адресз; — останов по адресу вектора прерывания — останов по заполнению памяти трасCb".
20 — останов по заданным адресу или данным: — останов по заданным данным и их адресу; — останов по -аписи заданных данных
25 по заданному адресу; — останов по заданной команде; — останов по заданному адресу определенной команды.
Так как адреса и данные пуска и остано30 BB и адрес вектора поерывания можно маскировать, то это существенно расширяет приведенные выше функции и дает возможность быстро сузить область поиска ошибки в программе. Записывая в счетчик адреса
35 любой адрес первой ячейки блоков 9 и 10 памяти, с которой будет записываться трасса. и, установив в 1 разряд 6 регистра 67, можно задавать пошаговое выполнение программы с переменным шагом (см. табл.).
Таким образом, предлагаемое устройство представляет собой высокопроизводи50 тельное автоматизированное средство отладки программ двухконтурных и одноконтурных СЦВМ, Его широкие возможности позволяют программисту оперативно находить ошибки при создании программ55 но-математического обеспечения мощных
СЦВМ.
Формула изобретения
1. Устройство для огладки программ, содержащее блок задания режима отладки, 15
1624461
50 блок сравнения, счетчик адреса, первый и второй блоки памяти, коммутатор, причем первый информационный выход счетчика адреса соединен с адресными входами перcoro и второго блоков памяти, выход выбора вычислительного контура блока задания режима отладки соединен с управляющим входом коммутатора, от л и ч а ю щ е е с я тем, что, с целью повышения производительности при отладке, оно содержит блок регистрации режима отладки, блок обмена информацией, три одновибратора, два элемента ИЛИ, элемент НЕ, два элемента И, причем информационный выход устройства для подключения к информационной шине отлаживающей ЭВМ образован информационными выходами блока обмена информацией, первого и второго блоков памяти и вторым информационным выходом счетчика адреса, информационный вход устройства для подключения к информационной шине отлаживающей ЭВМ соединен с информационными входами блока задания режима отладки, блока обмена информацией и счетчика адреса, с первого по пятнадцатый входы записи устройства для подключения к управляющей шине отлаживающей ЭВМ соединены соответственно с первым-одиннадцатым входами записи блока задания режима отладки, входом записи счетчика адреса, первым-третьим входами записи блока обмена информацией, с первого по четвертый входы чтения устройства для подключения к шине управления отлаживающей ЭВМ соединены соответственно с входами чтения счетчика адреса, первого и второго блоков памяти и блока обмена информацией, первая и вторая группы входов-выходов устройства для подключения к системным магистралям соответственно первого и второго контуров отлаживаемой ЭВМ соединены соответственно с первой и второй группами информационных входов-выходов коммутатора, первый информационный выход, выход сброса останова, второй и третий информационные выходы и выход имитации сбоя питания блока задания режима отладки соединены соответственно с информационным входом блока регистрации режима отладки, первым входом сброса блока регистрации режима отладки, первым информационным входом блока сравнения, первым и вторым информационными входами коммутатора, группа выходов блока сравнения соединена с группой стробирующих входов блока регистрации режима отладки, выход останова которого соединен с третьим информационным входом коммутатора и выходом останова устройства для
45 подключения к управляющей шине отлаживающей ЭВМ, образован информационный вход-выход коммутатора соединен с вторым информационным входом блока сравнения, информационным входом-выходом блока обмена информацией и информационным входом первого блока памяти, выход ответа блока обмена информацией соединен с четвертым информационным входом коммутатора, первый выход которого соединен с входом запуска первого одновибратора и через элемент НЕ с вторым входом сброса блока регистрации режима отладки и входом сброса блока обмена информацией, выход первого одновибратора соединен с первым входом стробирования блока сравнения и первым входом первого элемента
ИЛИ, второй вход которого соединен с выходом пуска трассы блока регистрации режима отладки, второй выход коммутатора соединен с входом запуска второго одновибратора, первым входом стробирования блока обмена информацией и первым входом первого элемента И, выход которого соединен с первым информационным входом второго блока памяти, выход второго одновибратора соединен с вторым входом стробирования блока обмена информацией, третьим входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, выход которого соединен с вторым входом стробирования блока сравнения, третий выход коммутатора соединен с входом запуска третьего одновибратора, третьим входом стробирования блока обмена информацией и первым входом второго элемента И, выход которого соединен с вторым информационным входом второго блока памяти, выход третьего одновибратора соединен с первым входом стробирования блока регистрации режима отладки, четвертым входом стробирования блока обмена информацией, вторым входом второго элемента ИЛИ и четвертым входом первого элемента ИЛИ, выход которого соединен с входами записи первого и второго блоков памяти и счетным входом счетчика адреса, выход переполнения которого соединен с входом признака переполнения блока регистрации режима отладки, второй вход стробирования которого и вторые входы первого и второго элементов И соединены с четвертым выходом коммутатора.
2. Устройство по п.1, от л и ч а ю ще ес я тем, что блок задания режима отладки содержит одиннадцать регистров и два элемента И вЂ” НЕ, причем информационный вход блока соединен с информационными входами регистров с первого по одиннадцатый, !
624 iiil
4. УСтрОйСтВО ПО r1.1, O т Л Ч а . ) t t r:;Е- -4 с (тем, что блок регис) риац.« режима отладки содер<кит д(сят(. (риг(еров, пять элемен ор И, оди((над:(3(ь элементов ИЛИ и элемент НЕ, r.ричем t(I(pop( Rxo)tb(r. (i t>I . о iu Лес) f.;й 3)пион блока я() Яю1гt) ГOnreeòÑ Rril-IO вхп),af«v 33<1È.И С <)г.рп<)(О Гlо (РГ Я Гь:и (реrt(C Гоп<к и (ф<)рмаци ОНН(-Ie BI4XO)jbi КГ Тr>POX Gl < )ЗУ!< i RTOP():1 ИНф(1рмoлциol (нblй Вы)(ОД б)Ioк< ))1I""ннe) I (3Tый вход запи(и блок (соедин (c в. О„toì.)3.)<(СИ ОДИННаДЦато<01)(Ист 3< И С ПЕР<и<МИ В 0дами,)еoRoãо и RT()p("Го 3 potu, лементов!х . Ilf-. (.or,л((..t сп (т < .C(BeHHO C fl(1pRb f(t1 RT ры ° Pep<))tf (, и инфоомационнсгс;(хп)1:. 6II" 3 первый, ВТОрОй И ТрЕТИй Вь ),О(Ы О)тип(<нд Га-ОГО рЕгис ра являются с()(тв"тcTf .eítir, выходом RbláÎpа вычислителt,íого контура. первым и TpeThi1M информационным RH> oö3(,II блок3 3. Устройство по п, l, 0 (и (3 io .I„г ь я (ем, что блок срзвн:(чия спд:рж и групп элемен гав "Сложение <)о м)дул .?, пять групп элемен(О И-l, l) 1 пя((зл;„м.-нтов И, при ем.)еовыс ин >op 3ö "он«:(()ходы с первой по пяту(О групп элс.мен и<) "Сложение по модулю 2" (с первой rio пятую групп элементов И НЕ гбрз)уюг первый и.(формационнь<й чхг)д 6)R. втор.)й информационный вход блока со-динен с втсрыми информационными вхо(13ми с первой по пятую групп элеме«тов "(.(ож («е (10 модулю 2", выходы которьх сг)Рд(.<«ны соОтве1 гтвРн но вторыми <1IIQO)<мационными входами с Г(;рг()й пп п.(Tytr) i;>у (1 злРменто, И-НЕ, в ixo)1(l ко((),)ых го-ди< Р(,:) сг )::;.(-т ствР((но с первь ми ()ходаг и г первг Г по пятыи элементов И. Rbixoäbi которь х обра зуют группу Bbixn)(OR блока c;ioei(F.ния, ii :рвый стробирующий Rrод Koroporс сг)елин")( с вторы(,и входами ()Р»р(<ОГГ), тр- ь<.(;, <; <;)< того элементов И, второй стробируклций вход блока соединен с вторым(- входами BToporo и четвертого элементГ)<1 И. сброса блока соединен с нулевыми входами первого. второго-восьмого триггеров, Ilepяый И ВтОрОй яХОдЫ ПЕ()ВОГО ЭЛЕМЕН 3 И соединены соответственно с первым и вто5 рым разрядами информационного входа блока, первый и второй выходы второго элемента И соединены соответственно с пятыим и шестым разрядами информационного вм>д блока, выхпд первого элемента И со(0 ед(нен с первь ми входами первого и второГ<. 3 емРн т )В ИЛ И, выходы KOTopbfx . И <Г Ibi .:.СТВРТГ .<:Еitl(0 С ПЕРВЫМ И BTO ры вхпдлми Гре (,п,0 элемента И инверсный Rbixo), Гl ".р(()lo триггера соединен с 1 ) R (opt.; входом первого и первым входом треть г элРМРнта ИЛИ, инверсный выход вт,()I ригrep3 соединен с вторыми входа 11 p Tooo
20 трет(.им r > одом третьего элемента И, инверсные е<,;хr,ды трегьего и четвертого тригге(.0(1 говд((ены соответственно с первым и вторым )ходами чет вертого элемента И, выx0)t f ) np0ro элемента И соединен с первыми 25 ях(13ми четвpðòîãî ll пятого элементов ИЛИ и:(г(гпсный выход пятого триггера соединен с вторим вхо))ом четвертого и перв:-1 входом ). »OTnro элементов ИЛИ, выходы t OTopt ix coe)(I)I(et(b(соотве ственно 30 с (;ер(((,(м и е < рым вх(-дами пятого элемента И инвcр;i(ы<1 FI< ixop шестого триггера соеди(..(г irfol) ".5 гд(;(огг) триггера гоРдинены соответственнс Г Г<ер(1(.(ми входами седьмого и восьмого зл -м . тс "fili, восьмой разряд информа1«,иоччг).0 входа блока и инверсный выход зось лгэ Григгерз соединены соответствен10 iio г в;орым вход()м седьмого элемента ИЛИ и с первым входом девятого элемента ИЛИ, выход <)ятого элемента ИЛИ соединен с третьим входом пягого элемента И, выход K(:ToiJof соединен с третьим входом седь5 мог() и вгорыми входами восьмого и девятого "лементов ИЛИ, выходы которых соединены соответственно с третьим, четзерт ым и пятым входами четвертого элемента И, ()ыход которого соединен с первым 0 входом десятого элемента ИЛИ, выход тр..(:еrc белеме .та И соединен с единичным ВХОДСМ ДЕВЯТОГО тРИГГЕРа, ИНВЕРСНЫЙ ВЫХОД Ko1opor0 соединен с первым входом одиннадцатого и вторым входом десятого элементов ИЛИ, выход десятого элемента ИЛИ соединен с единичным входом десятого триггера, прямой выход которого соединен с вторым входом одиннадцатого элемента ИЛИ и является выходом пуска трассы блока, первый вход сброса блока соединен с 19 1624461 20 нулевыми входами девятого и десятого триггерое. 5. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок обмена информацией со- 5 держит четыре регистра, дешифратор, три триггера, шесть элементов И, элемент ИЛИ и элемент задержки, причем информационный вход блока соединен с информационными входами первого, второго и третьего 10 регистров, информационный вход-выход блока соединен с информационными выходами первого, второго и третьего регистров, информационными входами дешифратора и четвертого регистра, информационный вы- 15 ход которого является информационным выходом блока обмена информацией, первый, второй и третий входы записи и вход чтения блока являются соответственно входами записи первого, второго и третьего и 20 входом чтения четвертого регистров, вход сброса блока соеДинен с нулевыми входами первого, второго и третьего триггеров, инверсные выходы которых соединены соответственно с первым, вторым и третьим 25 входами первого элемента И, первый и второй выходы дешифратора соединены соотве ственно с единичными входами первого и второго триггеров, прямые выходы которых соединены соответственно с первыми входами второго и третьего элементов И, третий выход дешифратора соединен с единичным входом третьего триггера, прямой выход которого соединен с первыми входами четвертого и пятого элементов И, четвертый вход стробирования блока соединен с вторым входом пятого элемента И, выход которого соединен с входом записи «е вертого регистра, второй вход страбирования блока соединен с вторыми входами в араго, третьего и четвертого элементов И, выходы которых соединены соответственно с входами чтения первого, второго и третьего регистров, первый и третий входы стробирования блока являются первым и вторым входами шестого элеме <та И, выход котороfQ соединен с первым f ходам элемента ИЧИ, выход первого элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с входом элемента задержки, выход которо а является выходом ответа блока обмена информацией, 1о2446 | 1624461 1624461 ФигЗ Составитель Д.Ванюхин Техред М.Моргентал Корректор Н.Ревская Редактор А.Долинич Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 Заказ 191 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб„4/5
