Пороговое логическое устройство @ из @

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в импульсных системах управления, обработки и преобразования информации. Цель изобретения - расширение функциональных возможностей - достигается путем управления порогом срабатывания в процессе работы устройства и повышение его быстродействия. Пороговое логическое устройство содержит n-разрядный сдвиговый регистр 1, первую 2 и вторую 3 группы каскадов, триггер 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы И 7, элементы 6 и 8 задержки, регистр 10, мультиплексор 11. элемент ИЛИ-НЕ 12, мажоритарные элементы 14. До подачи запускающего сигнала, кодовая комбинация, вызвавшая останов, может быть считана с выходов регистра 1. 2 ил.

СОЮЗ СОВЕТСКИХ сОциАлистических

РЕСПУБЛИК (5!)5 Н 03 К 19/23

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

3) 1< .14 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4636596/21 (22) 12,01.89 (46) 07.02.91. Бюл. М 5 (71) Специальное конструкторское бюро

"Титан" (72) С,А.Сажин и О.А.Любарский (53) 681.325.65 (088.8) (56) Авторское свидетельство СССР

N. 818017, кл. Н 03 К 19/23, 1979.

Авторское свидетельство СССР

М 1270890, кл, Н 03 К 19/23, 1984. (54) ПОРОГОВОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО m ИЗ и (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в импульсных системах

„„5U„„1626374 А1 управления, обработки и преобразования информации. Цель изобретения — расширение функциональных возможностей — достигается путем управления порогом срабатывания в процессе работы устройства и повышение его быстродействия. Пороговое логическое устройство содержит и-разрядный сдвиговый регистр 1, первую 2 и вторую 3 группы каскадов, триггер 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы И

7, элементы 6 и 8 задержки, регистр 10, мультиплексор 11. элемент ИЛИ вЂ” НЕ 12, мажоритарные элементы 14, До подачи запускающего сигнала, кодовая комбинация, вызвавшая останов, может быть считана с выходов регистра 1. 2 ил.

1626374

Изобретение относится к автоматике и вычислительной технике и может быть использовано в импульсных системах управления обработки и преобразования информации.

Цель изобретения — расширение функциональных возможностей за счет управления порогом срабатывания в процессе работы устройства и повышение его быстродействия.

На фиг. 1 показана структурная схема устройства; на фиг. 2 — временные диаграммы работы устройства. Пороговое логическое устройство п1 из и содержит и-разрядный сдвиговый регистр

1, первую 2 и вторую 3 группу каскадов, триггер 4 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

5, в первой группе 2 каскадов каждый каскад содержит элемент 6 задержки и элемен

И 7, выход элемента И 7 предыдущего каскада соединен через элемент 6 задержки с первым входом элемента И этого каскада. а каждый каскад второй группы 3 каскадов также содержит элемент 8 задержки, информационные входы и входы задания режима сдвигового регистра 1 являются соответствующими входами 9 устройства. выходы сдвигового регистра 1 соединены с входами каскадов второй группы 3 кэск дов, а вход установки нуля и выход триггера

4 являются соответственно вход.-,м запуск и выходом устройства.

Устройство также содержит регистр 10 хранения кода порогового значения m, мультиплексор 11 íà m входов и элемент ИЛИ-НЕ

12, входы выбора канала мультиплексора 11 соединены с выходами регистра 10 хранени; кода порогового значения, информационные входы которого являются входагли 13 задания кода порога срабатывания устройства, m входов мультиплексора 11 соединены с выходами элементов И 7 первой группы

2 каскадов, аход стробиравания выхода мультиплексора 11 соединен с вь:ходом поледнего каскада второй группы 3 каскадов, садержащ и и каскадов, каждый из которых кроме элемента 8 задержки состоит из мажоритарного элемента 14, первый вход мажоритарного элемента каждого каскада соединен с выходам мажоритарного элемента предыдущего каскада, а в первом каскаде первый вход мажоритарного элемента 14 соединен с синхровходам сдвигового регистра 1, первый вход каждого мажоритарного элемента 14 соединен также с входом элемента 8 задержки этага каскада, выход которого соединен с вторым входом мажоритарного элемента этого каскада, третий вход которог0 является сооТвеTñTвующим входом каскада втараи группы 3 каскадов, выходы элементов 8 за5

45 держки первого и последнего каскадов второй группы каскадов соединены соответственно с первым входом первого каскада первой группы 2 каскадов и с первым входом элемента ИЛИ-НЕ 12, вторые входы элементов И 7 каскадов первой группы 2 соединены с синхровходом сдвигового регистра 1, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, синхровходом регистра 10 хранения кода порога и выходом элемента

ИЛИ вЂ” НЕ 12, второй и третий входы которого соединены соответственно с входом углановки нуля и с прямым выходом RS-триггера

4. S-вход которого соедичен с выходом мультиплексора 11, а инверсный выход RSтриггера 4 — с вторым входом злемен;а ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выход которого соединен с входом страбиравания выходов сдви авого региc pa 1.

На фиг: 2 приведены временные ди; граммы ràïðÿæåíèé в точках схе»ы, обозначенных на фиг. 1 соответству ащими буквами А,В,С,D.Å,T.

Устройство работает следующим образам.

В исходное состояние устр )йство прихади1 при подаче на его вход H высокого патечциала напряжения, соо. е гствуюг:,.

ro уровню логической "1". При этом на выходе В триггера, на выхадс С элемента

ИЛИ вЂ” НЕ 12 устанавливаегся низкий ура впг ь напряжения, соответствующий уровню логического "0". . На выходе 1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и соответственно а выходе грабирования регистра 1 усганавлиаается высокий потенциал, при котарогл нл всех выходах универсального сдвигового регистра 1 устанавливается сигнал логической "0".

Через время, не превышающее сумгларнага вр мени переключения всех мажоритарных элем".нтов 14 и одно о элемента задержки, на выходе D мажоритарного элемента 14 последнего rl-ro каскада, а также на всех m выходах элементов И 7 и на выходе Г мультиплексора 11 устанавливается сигнал логического "0".

По истечении указанного времени ъ:;ройство готово к запуску. Пере,1 запуском на информационные входы универсальIIаго сдиигового регистра 1 и регистра 10 хранеНИЯ КОДа m rlOPOroIOrO Зча гЕНИ ОДаЕтСЯ соответственно информация, подлежащая обработке, и код m. Потенциал на входе задания режима регистра 1 апределяет режим ра аты устройства: при. .ысокам потенциале задается режим; абаты, при котором информация паступ ет H(ьходы D<...Dn peгистра 1 в г1араг I,åëüíoì коде, при низкг:м

1626374 потенциале информация в регистр 1 поступает по входу VD в последовательном коде, Код значения m всегда подается на информационные входы регистра 6 параллельно. Для синхронизации источника информации может быть использован сигнал с выхода С.

Запуск устройства осуществляется подачей на вход А низкого потенциала напряжения. При этом на выходе С элемента

ИЛИ-НЕ 12 появляется сигнал логической

"1". По фронту этого сигнала, поступающего на синхровходы регистров, происходит запись кода в регистр 10 и входной информации в регистр 1. Код m с выходов регистра

10 подается на входы выбора соответствующего канала мультиплексора, На выходе Т элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и соответственно на входе И/ стробирования выходов универсального сдвигового регистра

1 устанавливается низкий потенциал, при котором сигналы с выходов этого регистра, соответствующие принятой информации. поступают на третьи входы мажоритарных элементов 14. Одновременно начинается распространение сигнала с выхода элемента ИЛИ-НЕ 12.

Сигнал. соответствующий уровню логической "1", распространяется по группе каскадов 2 следующим образом: через время, определяемое задержкой элементов 6 и 7 сигнал логической "1" появляется на выходе элемента И 7 первого каскада, спустя такой же интервал времени — на выходе второго каскада, и т.д., пока присутствует высокий потенциал на выходе С элемента

ИЛИ-НЕ 12. Процесс распространения сигнала логической "1" по группе 3 каскадов зависит от содержания информации, посту. пающей на третьи входы элементов 14 с соответствующих г, ходов регистра 1, Если на третий вход мажоритарного элемента 14 любого из каскадов подан сигнал логического "0", то сигнал логическои

"1", поданный на первый вход этого элемента 4, появится на его выходе спустя интервал времени, равный времени задержки элемента 8 и времени переключения элемента 14, Если же на третий вход мажоритарного элемента 14 подан сигнал логической "1", то время прохождения сигнала логической "1" через данный каскад будет определяться только временем переключения элемента 14, Таким образом, сигнал уровня логической "1" возникает на выходе D последнего каскада после появления его на выходе С элемента ИЛИ-НЕ 12 через интервал времени, пропорциональный количеству Bblxopíûõ разрядов и-разрядного универсального

3r>

55 сдвигового регистра, находящихся под потенциалом, соответствующим уровню логического "0". Сигнал с выхода D поступает на вход стробирования W мультиплексора 11 и запрещает появление сигнала логической

"1" на его выходе, Через интервал времени, не более чем время задержки элемента после появления сигнала логической "1" на выходе О, аналогичный сигнал появляется и на первом входе элемента ИЛИ-НЕ 12, связанном с выходом элемента 8 задержки последнего каскада. Это приводит к тому, что сигнал в точке С на выходе элемента ИЛИНЕ 12 принимает значение логического "0", на выходе Т элемента исключающее ИЛИ 5 возникает сигнал логической "1", который стробирует выходы регистра 1. При этом схема устройства начинает приходить в исходное состояние. По окон <ании всех переходных процессов, длящихся в течение суммарного времени переключения всех мажоритарных элементов 14 и элемента 8 задержки последнего каскада, на выходе С элемента ИЛИ-НЕ 12 вновь появляется сигнал логической "1", по фронту которого в регистры 10 и 1 записывается новая информация, и цикл работы устройства повторяется. Однако, если в процессе работы порогового устройства на вь ходах регистров 10 и 1 оказалась записана такая информация, при которой сигнал логическ и "1" на входе мультиплексора 11, связанном с выбранным выходом каскада руипы 2 каскадов, появится раньше, чем на вьixoqe 0, то сигнал в точке Е с выхода мультиплексора

11 поступит на вход S sparrepa 4. При этом на прямом выходе рипера 1 г.пзникнет сигнал ло ическсй "1". а на его инверсном выходе. на выходе С элемента ИЛИ вЂ” HE. 12, на выходе Т элемента ИСКЛЮЧА10ЩЕЕ ИЛИ

5 — сигнал уровня логического "0".

Работа устройства приоста н ae" ив ается до момента подачи очередного сигнала запуска на вход А устройства. До подачи запускающего сигналз кодовая комбинация, вызвавшая останов устройства, может быть считана непосредственно с выхо,,ов сдвигового регистра 1, а заданный порог срабатывания — определен по коду, хранящемуся в регистре 10.

Формула изобретения

Пороговое логическое устройство m из и, содержащее и-разрядный сдвиговый регистр, первую и вторую группы каскадов, тригггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, в первой группе каскадов каждый каскад содержит элемент задержки и элемент И, выход элемента И предыдущего каскада соединен через элемент задержки с первым входом элемента И этого каскада, а каждый

1626374

Cdpoc дуси

Фиа 2

Составитель О.Скворцов

Техред М.Моргентал Корректор А.Осауленко

Редактор B.Äàíêo

Заказ 285 Тираж 455 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 каскад второй группы каскадов также содержит элемент задержки, информационные входы и входы задания режима сдвигового регистра являются соответствующими входами ус-.ройства, выходы сдвигового регистра соединены с входами каскадов второй группы каскадов, а вход установки "0" и выход триггера являются соответственно входом запуска и выходом устройства, отл и ча ю щее с я тем, что, с целью расширения функциональных возможностей за счет управления порогом срабатывания устройства в процессе его работы и повышения быстродействия, в него дополнительно введены регистр хранения кода порогового значения m, мультиплексор íà m входов и элемент ИЛИ-НЕ, входы выбора канала мультиплексора соединены с выходами регистра хранения кода порогового значения, информационные входы которого являются входами задания кода порога срабатывания устройства, m входов мультиплексора соединены с выходами элементов И первой группы каскадов, вход стробирования выхода мультиплексора соединен с выходом последнего каскада второй группы каскадов, содержащей и каскадов, каждый из которых кроме элемента задержки состоит из мажоритарного элемента, первый вход мажоритарного элемента каждого каскада соединен с выходом мажоритарного элемента предыдущего каскада, а в первом каскаде первый вход мажоритарного элемента соединен с синхровходом сдвигового регистра, первый

5 вход каждого мажоритарного элемента соединен также с входом элемента задержки этого каскада, выход которого соединен с вторым входом мажоритарного элемента этого каскада, третий вход которого являет10 ся соответствующим входом каскада второй группы каскадов, выходы элементов задержки первого и последнего каскадов второй группы каскадов соединены соответственно с первым входом первого каскада первой

15 группы каскадов и с первым входом элемента ИЛИ вЂ” НЕ, вторые входы элементов И каскадов первой группы соединены с синхровходом сдвигового регистра, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, 20 синхровходом регистра хранения кода порога и выходом элемента ИЛИ-НЕ, второй и третий входы которого соединены соответственно с входом установки "0" и с прямым выходом RS-триггера, S-вход которого

25 соединен с выходом мультиплексора, а инверсный выход RS-триггера соединен с вторым входом элемента ИСКЛЮЧЛЮЩЕЕ

ИЛИ, выход которого соеди,ен с входом стробирования выходов сдвигового рег ст30 ра.