Сигнатурный анализатор

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах тестового диагностирования. Цель изобретения - увеличение быстродействия. Анализатор содержит формирователь сигнатур, два сумматора по модулю два, мультиплексор , два элемента задержки, два элемента И и триггер. Анализатор позволяет обрабатывать информацию, поступающую одновременно по нескольким каналам, при этом обеспечивается контроль за прг.зтыюстью процесса формирования сигнатуры. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„ (Si)S С 06 Г 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ПФП СССР (21) 4666381/24 (22) 27.03.89 (46) 15.03.91. Бюл. У 10

772) В,Г.Терехов, О,В.Савченко

:и И.В.Козлов (53) 681.326,7(088,8) (56) Авторское свидетельство СССР

М 1553975, кл. G 06 F 11/00, 1988, Авторское свидетельство СССР

В 1247876, кл, Г 06 F 11/00, 1985,,(54) СИГНАТУРНЬ1И АНАЛИЗАТОР (57) Изобретение относится к цифровой вычислительной технике и может быть

Изобретение относится к вычислительной технике и может быть использовано в системах тестового и функционального диагностирования цифровых устройств.

Целью изобретения является увеличение быстродействия анализатора, На чертеже приведена схема сигнатурного анализатора.

Анализатор содержит группу информационных входов 1, тактовый вход 2, вход 3 режима работы, формирователь

4 сигнатур, состоящий из триггеров

5<. ..,, 5 и сумматоров 6<, 6 > по модулю два, мультиплексор 7, сумматор 8 по модулю два, элемент

И 9, триггер 10, сумматор 11 по модулю два, элементы 12 и 13 задержки, элемент И 14, выход 15 сигнала ошибки и группу информационных выходов 16, Так как формирователь сигнатур может быть реализован по любому образующему полиному, то предварительно перед его работой необходимо по виду используемого полинома осуществить

2 использовано в системах тестового диагностирования. Цель изобретения увеличение быстродействия. Анализатор содержит формирователь сигнатур, два сумматора по модулю два, мультиплексор, два элемента задержки, два элемента И и триггер, Анализатор позволяет обрабатывать информацию, поступающую одновременно по нескольким каналам, при этом обеспечивается контроль за пр;зильностью процесса формирования сигнатур11, 1 ил настройку схемы контроля. Такая настройка осуществляется выбором значения коэффициента Q, которое определяется значением сигнала на входе 3.

Анализатор работает следующим образом.

Перед началом работы анализатора на вход 3 подается "0, если количество обратных связей нечетно, или

11 II

1, если количество обратных связей ч е т но . Триггеры 5 формир о в а т еля 4 и т ри г г ер 1 0 уста и а влив ают с я в н ул е в о с состояние (це пш установки н е п > ка з а ны) .

Б нач ал е пр ои з в оль н о г о (i + 1 ) - го такта т р и г г е р 1 0 хранит значение с в е р т ки по м одул ю дв а содержимого триггеров 5 предыдущего i - г о такта .

Н а вх одь: 1 подается контролируемая и нформация в в иде n c I I o p;I длиной и . По фр о н т у сигнал» н а вх о;: с 2 текущая с в ер т к а и нф о рм а ци 1! 3 а н о с и т с я в три гге ры 5 . Од н о в р ем е н и о и о э т ому сигналу входная информация I!oc òó!! 7«ò на пер1635184 вую группу входов мультиплексора 7 и передается через него на входы сумматора 8. При наличии сигнала "1" на входе 3 состояние и-го триггера

5 через элемент И 9 поступает на (и+1)-й вход сумматора 8. Сформированная на выходе сумматора 8 свертка поступает на информационный вход триггера 10, Синхросигнал с входа 2, задержанный на элементе 13, поступает на тактовый вход триггера 10 °

Таким образом, в триггер 10 записывается первая контрольная сумма.

По отрицательному уровню сигнала на входе 2 полученная текущая сигнатура с выходов триггеров 5 поступает на вторую группу входов мультиплексора 7 и передается через него на входы сумматора 8, на выходе которого 20 формируется вторая контрольная сумма, При этом на (n+1)-й вход сумматора 8 поступает "0". На сумматоре 11 осуществляетея сравнение первой и второй . контрольных сумм. 25

В случае появления какой-либо неисправности, приводящей к нарушению правильной работы анализатора, на выходе сумматора 11 фиксируется единичный сигнал, который по задержанному на элементе 12 сигналу через элемент

И 14 передается на выход 15 в виде сигнала ошибки.

Предлагаемый анализатор обрабатывает информацию по всем выходам про35 веряемого объекта.

Формула и з обретения

Сигнатурный анализатор, содержащий 40 формирователь сигнатур, первый элемент И, два сумматора по модулю два, два элемента задержки и триггер, первый информационный вход формирователя сигнатур является первым информа- 45 ционным входом анализатора, тактовый

I вход формирователя сигнатур объединен с входами первого и второго элементов задержки и является тактовым входом анализатора, группа выходов формирователя сигнатур является группой информационных выходов анализатора, выход первого сумматора по модулю два соединен с D-входом триггера, тактовый вход и выход которого соединены соответственно с выходом первого элемента задержки и первым входом второго сумматора по модулю два, выход которого соединен с первым âõîдом первого элемента И, второй вход которого соединен с выходом второго элемента задержки, выход первого элемента И является выходом ошибки анализатора, отличающийся тем, что, с целью увеличения быстродействия, он содержит мультиплексор и второй элемент И, причем информационные входы с второго по и-й формирователя сигнатур являются одноименными входами анализатора, выход первого сумматора по модулю два соединен с вторым входом второго сумматора по модулю два, управляющий вход мультиплексора объединен с первым входом второго элемента И и подключен к тактовому входу анализатора, второй вход второго элемента И является входом режима работы анализатора, третий вход второго элемента И подключен к п-му выходу формирователя сигнатур, где n - разрядность сигнатуры, первая и вторая группы информационных входов мультиплексора соединены соответственно с группой информационных входов и группой выходов формирователя сигнатур, п входов первого сумматора по модулю два соединены с выходами мультиплексора, выход второго элемента И соединен с (п+1)-м входом первого сумматора по модулю два.

1635184

Составитель M.Èâàíoâ

Техред А.Кравчук Корректор О.Ципле, Редактор А.Лежнина

Заказ 757 Тираж 411 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101