Устройство отождествления наборов данных

 

Изобретение относится к вычислительной технике и радиолокации и может быть использовано в двухпунктных угломарных системах. Цель изобретения - повышение быстродействия и достоверности наборов данных за счет реализации инвариантно-группового алгоритма обработки информации. Устройство содержит генератор 1 импульсов , синхронизатор 2, сверхоперативные блоки 3-6 памяти, функциональные преобразователи 7,8, преобразователи 9,10 кодов, буферные блоки 11,12 памяти , блок 13 сравнения кодов, выход 14 устройства. Функциональный преобразователь 7(8) содержит вычитатель, два постоянных блока памяти, три преобразователя кодов, два умножителя и сумматор о Работа устройства основывается на вычислении на каждом пеленгаторе значений инварианта по формуле + BctS(-A , где , соответственно азимут и угол места i-й цели, измеренных на k-м пеленгаторе, и последующем попарном сравнении. Это позволяет повысить достоверность и быстродействие решения задачи отождествления пеленгов, 1 з.п. ф-лы. 8 ил. i

СОЮЗ CGBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИХ (51) С 06 Р 7/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П УНТ. СССР

1 (21) 4708899/24 (22) 14. 04 .89 (46) 07.06.91. Бюл. В 21 (72) Ю.Г. Булычев, В.А. Иванов, А.А. Коротун, А.П. Манин

"и С.А. Погонышев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Я 1022150, кл. G 06 F 7/06, 1983.

Авторское свидетельство СССР

В 1425656, кл. G 06 F 7/06, 1987. (54) УСТРОЙСТВО ОТОЖДЕСТВЛЕНИЯ НАБОРОВ ДАННЫК (57) Изобретение относится к вычислительной технике и радиолокации и может быть использовано в двухпунктных угломарных системах. Цель изобретения - повышение быстродействия и достоверности наборов данных за счет реализации инвариантно-группового алгоритма обработки информации. УстÄÄSUÄÄ 1654810 А1

2 ройство содержит генератор 1 импульсов, синхронизатор 2, сверхоперативные блоки 3-6 памяти, функциональные преобразователи 7,8, преобразователи

9, 10 кодов, буферные блоки 11,12 памяти, блок 13 сравнения кодов, выход

14 устройства. Функциональный преобразователь 7(8) содержит вычитатель > два постоянных блока памяти, три преобразователя кодов, два умножителя и сумматор. Работа устройства основывается на вычислении на каждом пеленгаторе значений инварианта по формуле я аki

F = . Я--,— — + В ctg(0(— A) к! зхп(04; — А)

k( х 1,2, где g«, P< соответственно азимут и угол места i-й цепи, изме- @ ренных на k ì пеленгаторе, и последую- фр щем попарном сравнении. Это позволяет повысить достоверность и быстродейст- ( вие решения задачи отождествления пеленгов. 1 з.п. ф-лы, 8 ил.

1654810

Функциональный преобразователь (фиг.2) содержит вычитатель 15, постоянный блок 16 памяти, преобразователи 17 и 18 кодов, умножитель 19, постоянный блок 20 памяти, преобразователь 21 кодов, умножитель 22 и сумматор 23.

Узел сравнения кодов (фиг.З) со- 40 держит регистры 24 и 25, сумматор

26, группы элементов И 27 и 28, группа элементов ИЛИ 29, схема 30 срав" нения, элемент И 31 и постоянный блок 32 памяти (ПБП) .

Синхр они затор (фиг .4) содержит элемент И 33, триггер 34, счетчики

35 и 36„ элементы 37 и 38 задержки, элемент ИЛИ 39, триггер 40, мультиплексоры 41 и 42, элемент ИЛИ 43, элементы И 44 и 45 и постоянное saпоминающее устройство 46.

Генератор импульсов (фиг.5) содержит генераторы 47 и 48 тактовых импульсов, элементы И 49 и 50 и элемент ИЛИ 51.

Блок 13 сравнения кодов (фиг.6) содержит узлы 52 сравнения кодов.

Изобретение относится к вычислительной технике и радиолокации и пред" назначено для отождествления пеленгов (углов места и азимутов), полученных двумя пеленгаторами об одних и тех

5 же объектах, и может быть использовано для отождествления пеленгов движущихся объектов в триангуляционных системах пассивной локации.

Цель изобретения — повышение быстродействия и достоверности отождествления набора данных эа счет реализации инвариантно-группового алгоритма обработки информации.

На фиг.1 представлена структурная схема устройства; на фиг .2 — функвиональный преобразователь; на фиг.3— блок сравнения кодов; на фиг.4 — буферный блок памяти; на фиг.5 — узел сравнения кодов; на фиг.б - синхронизатор; на фиг. 7 — генератор; на фиг.8 — временные диаграммы работы устройства.

Устройство содержит генератор 1 ?5 импульсов, синхронизатор 2, сверхоперативные блоки 3-6 памяти, функциональные преобразователи 7 и 8, преоб" раэователи 9 и 10 кодов, буферные блоки 11 и 12 памяти, блок 13 сравне- 30 .ния кодов, выход 14 устройства.

Буферный блок 11 памяти (фиг.7) содержит сверхоперативные блоки 53 памяти.

Устройство работает следующим образом.

В исходном состоянии в блоки 3 и 4 записаны коды, значения которых соответствуют измеренным на первом приемном пункте значениям азимута 0 °

1 и угла места 8,; соответственно, а в блоки 5 и 6 — коды, значения которых соответствуют измеренным на втором приемном пункте значениям азимута р(и угла места P соответственно. Число пар (ф»,, Д;, ), (К ) равно числу объектов N в секторе о зора. Очередность занесения этих кодов в блоки соответствует очередности их получения на приемных пунктах (цепи загрузки кодов в блоки не показаны).

Цикл обработки информации выполняется по сигналам из синхронизатора 2 в следующем порядке.

Шаг 1: вызов кодов из блоков 3-6 в функциональные преобразователи 7 и

8, в которых вычисляется значение инварианта соответственно для первого и второго пунктов.

Шаг 2: запись результата из функциональных преобразователей 7 и 8 соответственно в блоки 11 и 12 по адре -. сам, поступающим по второму входу кажI дого из них от синхронизатора 2. Далее следует возврат к шагу 1. Этот циклический процесс повторяется до тех пор, пока не будут обработаны массивы данных, записанные в блоках

3-6 для всех Н объектов. При большом числе объектов N (50 и более) для сохранения приемлемого времени отождествления блоки 11 и 12 состоят из нескольких блоков 11 -11< (12,— 12 ) (фиг.4). При записи информации блоки работают поочередно, а при считывании — параллельно. В конкретный момент запись кодов ведется только в один блок 11 (1 =* 1,К), при этом

- его выбор производится по сигналу с преобразователя 9 (10) кодов. На выходах 3, 3 -3 „ блоков 11 и 12

{фиг.4) присутствует только одна "1"

) определяющая по входу С$ блок 111 (12 ), допускающий запись кодов в соответствующие ячейки памяти.

После этого следует цикл обработKH информации, записанной в блоках

11 и 12. Каждое число F<, массива из

165481

40 блока 11 сравнивается с каждым числом Р массива по правилу

1 при IF F2 I сД

11 21 1 5

0 при l F - Р, (где Д вЂ” порог отожцествления, установленный заранее.

При этом для сравнения кодов задействуются все блоки 11<- 11к. Это обеспечивается подачей с преобразователя 9 кодов высокого уровня на входы CS всех блоков 11 — 11<.

Таким образом, образован упорядоченный массив, содержащий бит информации, представляющий собой результат отождествления, выдаваемый на выходную шину устройства. Далее процессы загрузки новых данных и их обработки

20 повторяются для последующих замеров координат.

Поясним работу устройства на упрощенном примере когда число объекЭ

25 тов М = 3. Для этого рассмотрим временные дйаграммы синхронизатора (фиг. 8) . По импульсу в момент (фиг.8а) "Пуск" (цепь его подачи не показана) блоки 3-6 синхронизатором

2 устанавливаются в режим считывания (фиг.8б), и на их адресные входы начинают поступать управляющие сигналы, соответствующие кодам чисел

1,2,3 (фиг.7 в,г). Напряжение считыванин (фиг.8б) действует в течение 35 всего времени считывания. информации из блоков 3-6, Спустя время (фиг.8е), необходимое для установления на выходных шинах функциональных преобразователей 7 и 8 результата преобразований, по импульсам записи (фиг .8е) эта информация заносится соответственно в блоки 1 1 и 12, которые установлены в режим записи (фиг.8ж). Адреса записи данных в блоках 11 и 12 поочередно устанавливаются сигналами, поступающими по шине управления, соединенной с вторым входом управления (фиг.8 з, и, к, л) .

По окончании записи кодов в блоках

11 и 12 в момент t (фиг.8 б,ж) последние устанавливаются низким потенциалом в режим считывания (фиг .8ж) и по тактам считывания (фиг.8м) ко55 ды иэ блоков 11 и 12 поступают в блок 13 сравнения кодов для дальнейшей обработки. Спустя время gt< (фиг.8м), необходимое для сравнения

6 кодов в блоке 13, синхронизатор 2 вырабатывает импульс разрешения (фнг.8н) для съема результата сравнения. Эпюры, представленные на фиг,8 з, и, к, л, иллюстрируют случай малого числа объектов, когда применима последовательная дисциплина сравнения..

Функциональный преобразователь

7(8) (фиг.2) работает следующим образом.

В такте считывания на выходах блоков 3-6 появляются коды значений соответственно 0(;и (;, Код О(, преобразуется следующим образом. Код ф, поступает на первый вход вычитателя 15, на втором входе которого присутствует код величины

А и записанный в блок 16. На выходах преобразователей 17, 18 кодов появляются коды величин соответственно

ctg (g; — А .) и cosec (0(", — А) . Код величины ctg (g; — Д) поступает на первый вход умножителя 19, на втором входе которого присутствует код величины В и записанный в блок 20.

Код величины В ctg (К; — А) с выхода умножителя 19 поступает на первый вход сумматора 23.

Код Р; преобразуется следующим образом. Код Р, поступает на вход преобразователя 21 кодов, реализующего математическую операцию у = tgX. В этом случае на первом входе умножителя 22 присутствует код tg ;, а .на втором входе — код

cosec (g; — А). Таким образом, в результате действия всех вьппеописанных операций, на выходе сумматора 23 появляется код величины tg P;cosec (К,— А) + Bctg(C; — А).

Рассмотрим работу блока 13 j сравнения кодов. По такту считывания, пос тупающему по входу 3.1, в регистр 24 с заносится значение первого инвари анта Р 1, хранящегося в 1-м блоке

11, а в регистр 25 — значение второго инварианта Р,, хранящегося в ш-м блоке 12. При этом в знаковом разряде регистра 24 записан "0", что соответствует положительному числу, а в знаковом разряде регистра 25 записана

"1". Поскольку к второму входу сумматора 26 подключены инверсные выходы ! разрядов регистра 25, то зто соответствует представлению инварианта Р со знаком "-". Код разности (F;-F, ) может соответствовать положительному

1654810 (F, < ) Р, ) или отрицательному (р,, р, )числу. В первом случае через логические элементы И 27, а во втором случае — через логические

5 элементы И 28 разряды модуля кода разности поступают через логические элементы ИЛИ 29 на разряды первого входа схемы 30. На вторые входы схе1 мы 30 сравнения с блока 32 подан код величины Ь . По тактовому импульсу с входа 3.2 результат сравнения поступает на выход 14 блока сравнения, Далее следует такт считывания очередного инварианта F<> из блока после чего описанные процессы повторяются до тех пор, пока не будет обработан первый инвариант из 1-ro блока

53 со всеми инвариантами из ш-ro блока 12. После этого из 1-го блока 11 в регистр 24 вызывается значение второго инварианта F+, для которого все описанные процедуры повторяются.

Цмкл работы узла 13 lm заканчивается обработкой1 инварианта F q из 1-ro 25

P блока 11 с инвариантом Р2 „> из m-ro блока 12, где р — емкость 1-го (m-гo), Например, для р 4 в блоке 13 ù выполнено 16 описанных процедур сравнения.

Время, необходимое для сравнения одной пары кодов, записанных в блоках 11 и 12 значительно меньше времени, необходимого для вычисления инва» рианта и записи его значения в блоке ii (12). Поэтому устройство в режиме сравнения кодов должно рабо> тать на более высокой частоте, неже-, ли чем в режиме вычисления и записи кода в блоке 11 (12) . Этим объясняется наличие двух тактовых генераторов

47, 48 генератора 1 импульсов (фиг.7)

Рассмотрим работу синхронизатора 2

По сигналу "Пуск" триггеры 34 и 40 устанавливаются в единичное состояние

45 и на счетные входы счетчиков 35 и 36 начинают поступать импульсы с выхода

I тактового генератора 4? (фиг.7) генератора 1 импульсов. При этом предварительно в счетчик 35 по входу предустановки занесена такая установка, которая обеспечивает счет поступающих импульсов до тех пор, пснса .количество поступивших импульсов не будет равно N (числу объектов в секторе обзора пеленгатора). Перед началом счетча счетчик 36 обнулен, при этом в процессе счета код на его выходе является адресом, по которому ваписывается ипи считывается иниоРмация из 1-ro (m-ro) блока 11(12) .

Рассмотрим режим записи. Загрузка кодов идет по совпадающим адресам в

1-е блоки 11(12) . Это обеспечивается коммутацией к выходу мультиплексора

41 второго информационного входа, соединенного с выходом и/2 (n — число разрядов счетчика) младших разрядов счетчика 36. Выход старших и/2 разрядов счетчика 36 коммутируется к выходу мультиплексора 42 и, следовательно, к второму выходу синхронизатора. Имеющий на втором выходе место код после преобразования в блоках

9(10) (фиг.i) определяет соответствующий блок 11, 12, в который заносятся коды, пропорциональные значениям вычисленных инвариантов, по адресам, задаваемым выходами мпадших разрядов счетчика 36 (третий и четвертый выходы синхронизатора) . В тот момент когда в счетчик 35 запишется И импульсов, поступающих по счетному входу, на выходе сброса появляется сигнал, который опрокидывает триггер

40, и, пройдя через элемент 39 ИЛИ, обнуляет счетчик 36 (момент, фиг.8) .

В этом случае соответствующий код, поступающий по первому входу мультиплексора 42, комчутируется к второму выходу синхронизатора и после преобразования в блоках 9 и 10 (фиг,1) инициализирует каждый блок 111-11 < (12 1 -12„) для осущестанения сравнения кодов, записанных в их ячейках.

При этом, поскольку триггер 40 опрокинут, все блоки 11 < -11 < (121 -12 ) находятся в режиме считывания,. а тактовая частота сравнения определяется частотой тактового генератора 48 (фиг.7). Элементы И 44 и 45 открыва™ ются и на пятом выходе пояапяется последовательность импульсов на (фиг.8 э, м, н). К выходу мультиплексора 41 подсоединен первый информационный вход, соединенный с выходом старших разрядов счетчика 36.

Такой режим работы синхронизатора обеспечивает последовательное сравне ние кодов, записанных в блоках

114 -11„, 12 - 12 . В момент времени, соответствующий полному заполнению счетчика 36, что говорит об окончании сравнения кодов, записанных в блоках 11 и 12, сигнал переполнения с его выхода опрокидывает триггер 34 тем самым отключая генератор 1 им: 1654810 пульсов, обнуляет счетчик 36 и заносит к входу занесения счетчика 35 со- ответствующий код предустановки.

Синхронизатор 2 как и все устройстУ

5 во в целом, готов к проведению очередной процедуры отождествления набора данных.

Формула изобретения

1. Устройство отождествления наборов данных, содержащее генератор импульсов, четыре сверхоперативных блока памяти, о т л и ч а ю щ е е— с я тем, что, с целью повышения быстродействия и достоверности отождествления наборов данных, в него дополнительно введены два функциональных преобразователя, два преобразователя кодов, два буферных блока памяти, синхронизатор, блок сравнения кодов, причем выход генератора импульсов соединен с входом синхронизатора, выходы первой группы которого соединены с входами управления всех сверхоперативных блоков памяти, выходы первого и второго сверхоперативных блоков памяти соединены соответственно с входами первой и второй групп первого функционального преобразователя, выходы третьего и четвертого сверхоперативных блоков памяти соединены соответственно с входами первой и второй групп второго функционального преобразователя, выходы первого и второго функциональных преобразователей соединены с информатдонными входами соответственно первого и второго буферных блоков памяти, выходы второй группы синхро40 низатора соединены с входами первого и второго преобразователей кодов, выходы третьей и четвертой групп синхронизатора соединены с адресными входами соответственно первого и вто45 рого буферных блоков памяти, выходы

1 пятой группы синхронизатора соединены с управляющими входами блока сравнения кодов, выходы шестой группы синхронизатора соединены с управляющими входами генератора импульсов, выходы первого и второго преобразователей кодов соединены с управляющими входамн соответственно первого и второго буферных блоков памяти, выходы которых соединены с информационньгми входами соответственно первой и второй групп блока сравнения кодов, выход которого является выходом устройства.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что каждый функциональный преобразователь содержит вычитатель, три преобразователя кодов, два умножителя, два постоянных блока памяти, сумматор, причем входы первой группы вычитателя являются входами первой группы функционального преобразователя, входы второй группы вычитателя подкпючены к выходам первого постоянного блока памяти, выходы вычитателя соеДинены с входами первого и второго преобразователей кодов, выходы первого преобразователя кодов соединены с входами первой группы умножителя, входы второй группы которого подключены к выходам второго постоянного блока памяти, выходы первого умножителя соединены с входами первой группы сумматора, входы третьего преобразователя кодов являются входами второй группы функционального преобразователя, а вькоды соединены с входами первой группы второго уь.ножителя, входы второй группы которого подключены к выходам второго преобразователя кодов, а выходы сое-I динены с входами второй группы сумматора, выход которого является выходом функционального пр еобразователя,, 1654810

7(8)) 165481 О

1654810

Фиг Р

1654810 а ф

f е

4ф

)ф /

I

3

1 1

1 4сс

I составитель В. Козлов

Редактор О. Головач Техред А.Кравчук Корректор С. Шекмар

Заказ 1951 Тираж 403 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r. Ужгород, ул. Гагар на, II II

Г а ина 1G l