Дешифратор

 

Изобретение относится к микроэлектронике и может быть использовано в устройствах вычислительной техники и автоматики. Целью изобретения является повышение быстродействия дешифратора Для этого в дешифратор введены генераторы 8 тока в первой ступени дешифрации биполярные транзисторы 5, диоды 1и нафузочные резисторы 2 Вторая ступень дешифрации состоит из транзисторов 7 и генераторов 6 тока. Повышение быстродействия достигается за счет снижения паразитной емкости, приведенной к информационным шинам; кроме того, основная часть переходов база-эмиттер транзисторов 3 имеет обратное смещение Управление по информационным входам дешифратора осуществляется эмиттерными повторителями 1 ил

СОЮЗ СОВЕ1СКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)s G 11 С 8/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4399577/24 (22) 28.03,88 (46) 23.06.91, Бюл. ¹ 23 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) П.А.Землянухин (53) 681,327.66 (088,8) (56) Электроника, 1974, ¹ 9, с.59 — 64. (54) ДЕШИФРАТОР (57) Изобретение относится к мик роэлектронике и может быть использовано в устройствах вычислительной техники и автоматики. Целью изобретения является повышение быстродействия дешифратора.., 50, 1658210 A l

Для этого в дешифратор введены генераторы 8 тока в первой ступени дешифрации. биполярные транзисторы 5, диоды 1и нагрузочные резисторы 2. Вторая ступень дешифрации состоит из транзисторов 7 и генераторов 6 тока. Повышение быстродействия достигается за счет снижения параЗитной емкости, приведенной к информационным шинам; кроме того, основная часть переходов база-эмиттер транзисторов 3 имеет обратное смещение.

Управление по информационным входам дешифратора осуществляется эмиттерными повторителями, 1 ил, 1658210

Изобретение относится к микроэлектронике и MowPI быть использовано в устройствах вычислительной техники и автоматике, Целью изобретения является повышение быстродействия дешифратора, На чертеже представлена электрическая схема дешифратора.

На схеме обозначены диоды 1, нагрузочные резисторы 2, транзисторы 3, образующие третью ступень дешифрации (не обозначена), шина 4 питания. транзисторы

5 первой ступени дешифрации (не обозначены), генераторы 6 тока второй ступени дешифрации (не обозначена), двухэмиттернь е транзисторы 7, генераторы 8 гока первой ступени дешифрации, первая группа инверсных информационных входов 9 дешифратора, первая группа прямых информационных входов 10 дешифратора, вторая группа инвер"ных информационных входов

11 дсшифратора. вторая группа прямых инфор мационных входов 12 дешифратора, информационные выходы 13, шина 14 нулевого потенциала. Диоды 1, транзисторы 5, генераторы 8 тока и резисторы 2 образуют первую ступень дешифрации, двухээмиттерные транзис1оры 7 и генераторы 6 тока — вторую степень дешифрации, а третья ступень дешифрации браэуется транзисторами 7, Дешифратор работает следующим образом.

Первая ступень дешифра.сии выполняет логическую функцию И, т,е. комбинация си(налов на первых выводах резисторов 2 соответствует функцил И от комби акации сигналов высокого и низкого уoовípé Kà входах 9 и 10.

Вторая ступень дешифрации выполняет логическую функцию ИЛИ, т.е. комбинация сигналов на первых выводах генераторов 6 тока или на эмиттерэх транзи"торов 3, спогветствует функции ИЛИ пТ vо,лбинации сигналов высокого и низкого уровней на входах

11 и 12.

На выходах 13 дешифратора (коллекторы транзисторов 3) комбинации сигHBIIOB соответствуют функции ИЛИ-И от комбинации сигналов на входах 9-12, Повышение быстродействия дешифратора достигается путем снижения величины паразитной емкости, приведенной к информационным шинам. при этом основная часть переходов база — эмиттер транзисторов 3 имеет обратное смещения. что позволяет снизить паразитные емкости этих транзисторов, кроме того, управление го

50 информационным входам дешифратора осуществляется эмигтерными повторителями на транзисторах 9-12.

Формула изобретения

Дешифратор, содержащий первую, вторую и 1ретью ступени дешифрации, первая и вторая группы информационных входов первой ступени являются соответственно первой группой прямых и первой группой инверсных информационных входов дешифратора, первая и вторая группы информационных входов второй ступени дешифрации являются соответстве но второй группой прямых и вгорои группой инверсных информационных входов дешифратора первая и вторая группы информационных входов третьей ступени дешифрации соединены соответственно с информационнь ми выходами первой и второи ступеней дешифрации, информацион;IIÄе выходы третьей ступени дешифрации являютcÿ иHôормационными выxoäàми дешифратора, отличающийся тем, что, с целью повышения быстродействия дешифратора, первая ступень дешифрации состоит из биполярных транзисторов, базы которых являются первой и второй группами информационных входов первой ступени дешифрации, генератора тока, первые выг:оды которых соединены соответственно с эмиттерами биполярных транзисторов, вторые выводы генераторов тока соединены с шиной нулевого потенциала дешифратора, матрицы диодов, катоды диодов каждого столбца матрицы соединены с первым выводом генератора ока, нагрузочных резисторов, первые выводы которых соединены с анодами диодов строки матрицы диодов и являются выходами первой ступени дешифрации, вторые выводы резисторов и коллекторы биполярных транзисторов первой ступени дешифрации соединены с шиной пи1ания дешифратора, вторая ступень дешифрации состоит из четырех двухэмиттер ых iðàíçèñòoðîEI, базы которых являются г ервой и второй группами информационvIIx входов первой ступени дешифрации, четырех генераторов тока, первые выводы которых являются информационными выходами второй ступени дешифрации, вторые выводы генераторов тока соединены с шиной нулевого потенциала дешифратора, коллекторы двухэмиттерных транзисторов соединены с шиной питания дешифратора, первые змиттеры первого и третьего, первый эмиттер второго и второй эмиттер третьего, вторые эмиттеры первого и четвертого, второй эми ер второго и первый эмиттер 4f вертого двухэмиттерных тран1658710

Составитель Б, Венков

Редактор Н. Рогулич Техред М.Моргентал Корректор М. Кучерявая

Заказ 1716 Тираж 347 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Па ент", г. ужгород, ул.Гагарина. 101 зисторов объединены и соединены с первым выводом соответственно первого, второго, третьего и четвертого генераторов тока,

Дешифратор Дешифратор Дешифратор 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике, в частности к интегральным схемам памяти на МДПтранэисторах

Изобретение относится к вычислительной технике и может быть использовано при создании СППЗУ на лавинно-инжекционных МДП-транзисторах с плавающим затвором

Изобретение относится к вычислительной технике, а именно к быстродействующим логическим схемам, может быть использовано в полупроводниковых запоминакнтих устройствах, в устройствах вычислительной техники и автоматики

Изобретение относится к быстродействующим логическим схемам и полупроводниковой технике и может быть использовано в устройствах вычислительной техники и автоматики

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при проектировании постоянных запоминающих устройств

Изобретение относится к вычислительной технике, а именно к блока адресации накопителей информации, и может быть применено в запоминающих устройствах с резервированием

Изобретение относится к вычислительной технике, а именно к блока адресации накопителей информации, и может быть применено в запоминающих устройствах с резервированием

Изобретение относится к вычислительной технике, а именно к схемам адресации цифровых накопителей информации, и может быть применено в запоминающих устройствах с резервированием

Изобретение относится к вычислительной технике, а именно к схемам адресации цифровых накопителей информации, и может быть применено в запоминающих устройствах с резервированием

Изобретение относится к полупроводниковым запоминающим устройствам для автоматического предзаряда строчной цепи

Изобретение относится к области программирования энергонезависимых накопителей

Изобретение относится к железнодорожной автоматике и используется в управлении транспортными средствами

Изобретение относится к созданию памяти в компьютере

Изобретение относится к полупроводниковым запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих тактируемых запоминающих устройств большой емкости

Изобретение относится к устройству считывания заряда и к энергонезависимому запоминающему устройству с пассивной матричной адресацией

Изобретение относится к способу, направленному на ослабление мешающих напряжений, возникающих в устройстве хранения данных, имеющем пассивную матричную адресацию

Изобретение относится к системам и способам снижения энергопотребления в памяти, а более конкретно к ограничению энергопотребления числовых шин в банке памяти
Наверх