Устройство для определения экстремальных чисел

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет обеспечения сравнения чисел с порогом и выделения локальных экстремумов в последовательности чисел. Устройство содержит коммутатор 1, регистры 2, 3, узлы анализа (УА) 4<SB POS="POST">1</SB> - 4<SB POS="POST">т</SB>, блок управления (БУ) 5, счетчик 6, выходной регистр 7, информационные входы 8<SB POS="POST">1</SB> - 8<SB POS="POST">т</SB>, вход 9 синхронизации, управляющие входы 10<SB POS="POST">1</SB> - 10<SB POS="POST">5</SB>, выходы экстремума 11 и адреса экстремума 12, выходы "больше" 13, "меньше" 14, "равно" 15, выход признака экстремума 16. УА содержит элементы равнозначности, элементы И. БУ содержит коммутаторы, триггеры, элементы И, ИЛИ, ИЛИ - НЕ, НЕ, элементы задержки. Устройство работает в одном из четырех режимов: сравнение чисел с порогом, выделение максимального числа, выделение минимального числа, выделение локальных экстремумов в последовательности чисел. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4693965/24 (22) 04.04,89 (46) 07,07,91, Бюл. N - 25

- (72) Н,Д,Голуб, В,В.Гричук, О.Л,Капчеля, А.П.Царев и B,Ã,×åïóðíÿê (53) 681,325,5(088,8) (56) Авторское свидетельство СССР

Р 873236, кл, G 06 F 7/04, 1979..

Авторское свидетельство СССР

11 1388845, кл, G 06 F 7/02, 1986. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМАЛЬНЫХ ЧИСЕЛ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — расширение функциональных возможностей за счет обеспечения сравнения чисел с порогом и выделения локальных экстремумов в последовательности чисел. Устройство содержит ком„„SU„„1661754 А 1 (Д1) С 06 Р 7/02

? мутатор 1, регистры 2, 3, узлы .анализа (УА) 4 — 4, блок управления (БУ)

5, счетчик 6, выходной регистр 7, информационные входы 8, — 8, вход 9 синхронизации, управляющие входы

101 — 10, выходы экстремума 11 и адреса экстремума 12, выходы "Больше" 13, "Меньше" 14, "Равно" 15, выход признака экстремума 16. УА содержат элементы равнознаЧности, элементы И, БУ содержит коммутаторы, триггеры, элементы И, ИЛИ, ИЛИ-НЕ, НЕ, элементы задержки. Устройство работает в одном из четырех режимов: сравнение чисел с порогом, выделение максимального числа, выделение минимального числа, выделение локальных экстремумов в последовательности чисел, 5 ил.

1661754

Изобретение относится к автоматике и вычислительной технике, Цель изобретения — расширение функциональных возможностей за счет

5 обеспечения сравнения чисел с порогом и выделения локальных экстремумов в последовательности чисел, На фиг, 1 приведена схема предлагаемого устройства, на фиг, 2 — схема блока управления; на фиг. 3-5 — схемы соответственно первого (младшего), 1-го (2 + 1 m, m — количество раз-.

;рядов анализируемых чисел) и m-ro узлов анализа, 15

Устройство содержит коммутатор 1, регистры 2 и 3, узлы 4 — 4 анализа, блок 5 управления, счетчик 6, выходной регистр 7, информационные входы 8 — 8, вход 9 синхронизации, управляющие входы 10 < — 10, выходы экстремума 11 и адреса экстремума 12, выходы "Больше" 13, "Меньше" 14, ".Равно" 15, выход 16 признака экстремума, Узлы 4 анализа содержат элементы

17< и 17» равнозначности, элементы

И 18 — 18 . Блок 5 управления содер5 жит коммутаторы 19 и 20, триггеры 21 и 22, элементы И 23-26, ИЛИ 27-30, ИЛИ-НЕ 31, НЕ 32, элементы 33 и 34 задержки (элемент 34 — инвертирующий).

Обозначены также входы 35 < — 35< и выходы 36 — 36, узлов 4 анализа и выходы 37 — 374 блока 5 управления.

„!

Устройство работает в одном из четырех режимов: сравнение чисел с порогом, выделение минимального числа, выделение максимального числа, вьщеление локальных экстремумов. 40

В режиме сравнения с порогом устройство работает следующим образом.

На входы 10, 104 и 10 подается потенциал логической "1", Затем на вход 102 подают положительный им- 45 пульс, при этом счетчик 6 и регистры 2, 3 и 7 обнуляются, После этого на входы 8 — 8 „подается значение порога, а на вход 9 — синхроимпульс, при этом значение порога записывает50 ся в регистр 2 и сравнивается со значением числа, записанного в регистре 3, Узел 4 „анализа старшего разряда сравнивает старший разряд и вырабатывает сигнал логической "1" на выходе 36 » если старший разряд зна55 чения порога равен "1". Если старший разряд кода порога равен "0", то на выходе 36» вырабатывается сигнал логической "1" и поступает к младшим разрядам. После окончания процесса сравнения на выходе 37 блока 5 уп2 равления формируется сигнал логической "1", который записывает значение порога в регистр 3. Затем на вход

10 подается сигнал логического "0".

Устройство установлено в начальное состояние. Затем во входной регистр

2 последовательно записываются числа, подлежащие сравнению. Результат сравнения появляется в виде сигнала логической "1"» на соответствующем выходе (13, 14 или 15).

В режиме выделения минимального числа устройство работает следующим образом.

На входы 10 и 104 подается сигнал логической " 1", а на вход 10+— сигнал логического "0" и на вход 102 импульс, при этом счетчик Ь и регистр

7 обнуляются, а в регистры 2 и 3 записываются единицы — устройство установлено в начальное состояние. Затем на входы 8 — 8 подают послеly) довательно числа в параллельном коде, подача числа сопровождается синхроимпульсом, подаваемым на вход

9. Поданное число при этом записывается в регистр 2, а к содержимому счетчика 6 добавляется единица. Число, записанное в регистр 2, сравни вается с содержимым регистра 3, а результат сравнения появляется на выходах 36»» 36, 36 узлов 4 анализа. Если содержймое регистра 2 меньше содержимого регистра 3 то на выходе 372 блока 5 управления появляется сигнал логической "1" и содержимое регистра 2 записывается в регистр 3, а содержимое счетчика 6 — в регистр

7. Таким образом, на выходах ff,—

11 „ присутствует значение наименьшего поданного на текущий момент числа, а на выходах 12 - 12 1 значение его порядкового номера.

В режиме выделения максимального числа устройство работает аналогично, однако на вход 10 поступает сиг5 нал логического нуля, при этом регистры 2 и 3 обнуляются, В режиме поиска локальных экстремумов устройство работает следующим образом.

3а условие экстремума взято изменение знака приращения, когда оно больше единицы, На входы 10 и 10 4. подаются сигналы логического "0", на

i 661754 входы 10 — сигнал логической "1", а на вход 10 — единичный импульс при этом триггер 21 устанавливается в единичное состояние, в счетчик 6 и регистры 2, 3 и 7 записываются нули, Затем на входы 8 1 — 8„„подается последовательность чисел, сопровождаемых синхроимпульсами по входу 9, Числа записываются в регистр 2 и сравниваются с содержимым регистра 3, результат сравнения поступает на блок управления в виде сигнала, соответствующего уровню логической единицы на выходах 36, 36, 369. При подаче импульса на вход i0 информа3 ция, содержащаяся в регистре 2, переписывается в регистр 3 при наличии на выходе элемента ИЛИ-НЕ 31 сигнала .логической "1", При наличии на выходе элемента ИЛИ-HE 31 сигнала логического "0", информация перезаписывается только согласно состоянию выхода 37 . блока 5 управления, т.е, при наличии сигнала логическои "1",на выходе 37> переписывается большее число, а при наличии сигнала логического "0" меньшее число. Если на выходе 37 сигнал логической " 1", а содержимое регистра 2 меньше содержимого регистра 3 и на выходе элемента ИЛИ-НЕ 31 присутствует единичный сигнал, то на выходе 16 появляется сигнал логической 1", при этом значения сигнала .на выходе 37 блока 5 управления ме3 няется на противоположное (с "1" на

"0"), значение локального экстремума формируется на выходах 11 — 11, а его порядковый номер на выходах 12 —

12>. Эти значения считываются внешним устройством и после этого на вход

10 подается импульс, и число из регистра 2 переписывается в регистр 3, и устройство начинает функционировать. в режиме поиска минимального числа и т.д.

В i-м узле 4 анализа происходит

1 сравнение значения данного разряда регистра 2 со значением этого же разряда регистра 3 при наличии сигнала логической "1" на входе 354, а также вырабатывается сигнал логической "1" на выходе 36> если сравниваемые числа отличаются на единицу, причем старшие разряды регистров 2 и 3 равHbI -е разряды не равны, а младшие разряды все противоположны &м разрядам. При этом состояние на выходе элемента 17 равнозначности соответ1 ствует уровню логического "0", также как и на выходе элемента 17 равнозначности, а на входе 35 присутст5 вует логическая "1", на выходе 36> и на одном из выходов 36 или 36 вырабатывается сигнал логической "1".

Если разность чисел, записанных в регистры 2 и 3 больше единицы, то на одном из выходов 36! или 36 вырабатывается сигнал логической "1" при условии, что все старшие разряды чисел, записанных в регистры 2 и 3, равны между собой, т,е, на входе 35 присутствует логическая " 1", а в i-м разряде числа отличаются, Младший узел 4„ анализа вырабатывает сигнал логической " 1" на выходе

36 когда сравниваемые числа отли Э

20 чаются только в младшем разряде, Ос" тальные сигналы в младшем узле 4 анализа вырабатываются также как и в остальных узлах, Блок управления объединяет по ИЛИ

25 выходы 36, 36 и 36> всех узлов анализа соответственно и формирует на выходах 13 и 14 устройства соответствующие сигналы, Инвертирующий элемент

34 задержки блокирует распространение

30 сигналов логической "1" с выходов элементов ИЛИ 27.и 28 на время, достаточное для формирования сигнала логического "0" на выходе элемента 31.

По истечении этого времени на выходе элемента 34 появляется сигнал логи35 ческой "1, и если на выходе элемен11 11 та 31 не сформировался сигнал логического "0", то сигнал логической "1" с выхода одного из элементов ИЛИ 27

40 или 28 проходит на входы триггера 21 и второго канала коммутатора 19.

Выбор режима работы устройства осуществляется коммутатором 20. При сигнале логической "1" на его выходе

45 сигнал на выходе первого канала коммутатора 19 формируется из сигнала с выхода элемента ИЛИ 27, Этот сигнал проходит через коммутатор 19 на вход элемента И 26,и при наличии сиг50 нала логической "1" йа входе 10 осу1 ществляет перезапись числа из регистра 2 в регистр 3. При сигнале логического "0" на выходе коммутатора 20 сигнал логической "1" на выходе 37

2 формируется из сигнала логической

"1" на выходе элемента ИЛИ 28, далее сигнал проходит через первый разряд коммутатора 19 на вход элемента И 26, и при наличии сигнала логической "1"

1661754 на входе 10 сигнал логической "1"

2 с выхода элемента ИЛИ 28 проходит через элемент ИЛИ 29 на входы синхронизации регистров 3 и 7 и осуществляет перезапись чисел из регистра 2 в регистр 3 и из счетчика 6 в регистр

7, При сигнале логической "1" на входе 10 > на выход коммутатора 20 проходит сигнал с входа 104. При сигнале логического 0 на входе 10 на

11 11

10 выход коммутатора 20 проходит сигнал с выхода триггера 21, формула изобретения

Устройство для определения экстремальных чисел, содержащее два триггера, счетчик, выходной регистр, три элемента HJIH четыре элемента

И, элемент НЕ и m узлов анализа (m— количество разрядов анализируемых присел), каждый из которых содержит первый элемент равнозначности и три элемента И, причем вход синхрониза- 25 ции устройства соединен со счетным входом счетчика, выходы разрядов ко-! горого соединены с соответствующими информационными входами выходного регистра, выходы разрядов которого являются выходами адреса экстремума устройства, входы установки в нулеВое состояние счетчика и выходного регистра объединены, выходы первого и второго элементов И i-ro узла анализа (i = 1,2...,,m) соединены с i-ми 35 входами соответственно первого и второго элементов ИЛИ, выходы которых

Соединены с.первыми входами соответСтвенно первого и второго элементов

И, выход элемента НЕ соединен с пер40 вым входом третьего элемента И, выход четвертого элемента И вЂ” с первым входом третьего элемента ИЛИ, выход которого соединен с входом синхрони45 зации выходного регистра, в каждом узле анализа первые прямые входы первого и второго элементов И объединены соответственно с первым и вторым входами первого элемента равно значности, выход которого соединен с первым прямыМ входом третьего элемента И, выход третьего элемента И

j-ro узла анализа (j = 2,3,...,m) соединен с вторыми прямыми входами первого, второго и третьего элементов И j 1)-го узла анализа, о т л и ч аю щ е е с. я тем, что, с целью расширения функциональных возможностей за счет обеспечения сравнения чисел с порогом и выделения локальных экстремумов последовательности чисел, в него введены три коммутатора, два регистра, четвертый элемент И, элемент ИЛИ-НЕ и два элемента задержки, а в каждый узел анализа — четвертый элемент И, в каждый узел анализа, кроме первого — второй элемент равнозначности, в каждый узел, кроме m-ro " пятый элемент И, причем вход i-ro разряда анализируемых чисел устройства соединен с i-м информационным входом первой группы первого коммутатора, i-й выход которого соединен с

1-м информационным входом первого регистра, выход j-го разряда которого соединен с первым прямым входом первого и первым инверсным входом второго элемента И j-го узла анализа, выход i-го разряда первого регистра соединен с i-м информационным входом второго регистра, выход (j — 1)—

ro u j --го разрядов которого соединены соответственно с первым входом второго элемента равнозначности j-ro узла анализа и с первым инверсным входом первого элемента И j-го узла анализа, выход i-го разряда второго регистра является i-м информационным выходом устройства и соединен с вторыми( входами всех элементов равнозначности i-го узла анализа, в каждом узле анализа выход первого элемента равнозначности соединен с первым инверсным входом четвертого элемента И, и в каждом узле анализа, кроме m-ro, с инверсным входом пятого элемента И,. в каждом узле анализа, кроме первого, выход второго элемента равнозначности соединен с вторым инверсным входом четвертого элемента И, в каждом узле анализа, кроме m-го, выход второго элемента равнозначности соединен с первым входом пятого элемента И, первый управляющий вход устройства соединен с первыми прямыми входами четвертого и пятого элементов И первого узла анализа, выход третьего элемента И которого является выходом "Раано" устройства, выходы пятых элементов И К-ro и (m-1)-ro узлов анализа, где К = 1,2,..., m-2 соединены соответственно с первым прямым входом четвертого элемента И и с вторым прямым входом пятого элемента И (К+1)-ro узла анализа и с вторым прямым входом пятого элемента И, m-ro узла анализа, 1661754

l0 выход третьего элемента И i-ro узла анализа соединен с вторым прямым входом четвертого элемента И (j-1)- го узла анализа, выход четвертого элемента И (i-го узла анализа соединен с i-м входом элемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно

10 с первым входом установки в единичное состояние и входом установки в нулевое состояние первого триггера а также с первыми информационными входами соответственно первой и вто15 рой групп второго коммутатора, вторые информационные входы первой и второй групп которого являются соответственно выходами "Больше" и "Меньше" устройства и подключены к выходам

20 соответственно второго и первого элементов ИЛИ, вход синхронизации устройства соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входом синхронизации первого регистра, инверсными входами третьих элементов И всех узлов анализа, вторыми инверсными входами первого и второго элементов И m-го узла анализа, инверсным входом третьего элемента И m-го узла анализа, входом установки в единичное состояние втоpqro триггера, входом элемента HE и через первый элемент задержки с третьими входами первого и второго элементов И, второй, третий и четвертый управляющие входы устройства соединены соответственно с первым входом четвертого элемента И, управляющим и вторым информационным входами третьего коммутатора, пятый управляющий вход устройства соединен с вторыми входами третьего и четвертого элементов ИЛИ и входом второго элемента задержки, выход которого соединен с входом установки счетчика в нулевое состояние, управляющим входом первого коммутатора и вторым входом установки в единичное состояние первого триггера, выход которого соединен с первым информационным входом третьего коммутатора, выход которого соединен со всеми информационными входами второй группы первого коммутатора и с управляющим входом второго коммутатора, первый и второй выходы которого соединены с вторыми входами соответственно четвертого и третьего элементов И, выход третьего элемента

И соединен с входом установки в нулевое состояние второго триггера, инверсный выход которого является выходом признака экстремума устройства, в первом узле анализа первый и второй входы элемента равнозначности объединены соответственно с вторыми прямыми входами соответственно первого и второго элементов И.

1661754

1661754

Составитель В.Горохов

ТехРед М,Дидык Корректор Л.Патай

Редактор И.Горная

Заказ 2124 Тираж 399 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101